JPH02168508A - プリント配線基板用導体膜及びその製造方法 - Google Patents

プリント配線基板用導体膜及びその製造方法

Info

Publication number
JPH02168508A
JPH02168508A JP32177688A JP32177688A JPH02168508A JP H02168508 A JPH02168508 A JP H02168508A JP 32177688 A JP32177688 A JP 32177688A JP 32177688 A JP32177688 A JP 32177688A JP H02168508 A JPH02168508 A JP H02168508A
Authority
JP
Japan
Prior art keywords
layer
copper
zinc
thickness
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32177688A
Other languages
English (en)
Inventor
Masaaki Isono
磯野 誠昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP32177688A priority Critical patent/JPH02168508A/ja
Publication of JPH02168508A publication Critical patent/JPH02168508A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はプリント配線基板用の耐マイグレーション性が
優れた導体膜及びその製造方法に関する。
[従来の技術] 従来、プリント配線基板には、純銅製の圧延銅箔又は電
解鋼箔等が導体膜として使用されていた。
近年、電子及び電気機器が小型化され、更に、超小型化
へ進む傾向にあり、これらの電子及び電気機器に使用さ
れる電子部品についても超小型化への要求が高くなって
きている。そこで、電子部品の高密度実装化のために、
回路の高密度化又は多層化等が実施されている。また、
回路の配線間距離及び素子の電極間距離も小さくなりつ
つあり、他方では電流容量の増大が試みられている。
ところで、基板上の回路パターンを構成する銅箔間に電
位差があり、それらの間に水分が存在すると、アノード
側の銅箔がイオン化して溶出し、電解腐食が発生すると
共に、水分中の銅イオンが還元されて金属銅となり、こ
れが樹枝状に析出して成長するというマイグレーション
現象が発生しやすくなる。このようなマイグレーション
が発生すると、材料の絶縁破壊及び両極間の短絡等が起
きてしまう。
この現象の媒体となる水分は結露水等で、吸湿性の高分
子絶縁体を使用したり、塵埃が付着したりすると、これ
らの絶縁体又は塵埃を介して銅箔上に混入してくる。現
状ではこの水分の混入を完全に防止することは困難な状
態であり、前述の如く、回路間距離の縮小化及び電流容
量の増大の傾向に伴って、回路設計上、回路間における
マイグレーションが極めて発生しやすくなっている。
従来、マイグレーションは銀のように還元性が高い金属
で発生しやすいと考えられてきたが、実際上、条件によ
っては銅でもマイグレーションが容易に発生し、電子機
器の故障の原因の主要な一つとなっている。
一方、プリント配線基板用の銅箔として、単位面積当り
の製品コストを比較すると、圧延銅箔は厚さが厚い程廉
価になるのに対し、電解銅箔は厚さが薄い程廉価になる
。このため、プリント配線基板に使用される銅箔の厚さ
の範囲では電解銅箔の方がコスト的には優位である。
しかしながら、電解銅箔は高電流密度の高速電気めっき
法により製造することから、構造的にポーラスになりや
すい、また、電解銅箔は純銅であることから、水分が存
在すると共に、電位差が生じるような条件下においては
、容易に銅が溶出してイオン化し、析出してしまう。こ
のため、電解銅箔は本質的にマイグレーションを起こし
やすいという難点がある。
従って、プリント配線基板に使用される導体膜の耐マイ
グレーション性を高めることは極めて重要な課題であり
、回路設計、絶縁体の材質及び絶縁体と銅箔との密着力
の強化等の面でマイクレージョンを防止すべく、種々検
討がなされている。
また、近年導体膜の組成面からの検討により、銅箔の中
に亜鉛を添加したCu−Zn合金を導体膜とすることに
よって、導体膜のマイグレーションが起こりにくくなる
ことが明らかとなっている。
この亜鉛含有銅からなる導体膜は、従来、Cu−Zn合
金めっきにより製造されている。
[発明が解決しようとする課題] しかしながら、このCu−Zn合金めっき法において実
用上多用されているシアンめっき浴は、人体に有害であ
り、公害の虞れがある。その他のCu−Zn合金めっき
浴としては、ビロリン酸浴及び酒石酸等の有機酸浴があ
るが、めっきに有効な電流密度の値が小さく、また、そ
の範囲が狭いため、電解銅箔のためのめっき浴としては
実用的でない等の問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
その製造過程で公害を発生させたりすることがなく、マ
イグレーションに起因する種々の不都合を解消すること
ができて耐マイグレーション性が優れたプリント配線基
板用導体膜及びその製造方法を提供することを目的とす
る。
[課題を解決するための手段] 本発明に係るプリント配線基板用導体膜は、銅の電解析
出により形成された第1層と、この第1層上に亜鉛の電
解析出により形成された第2層と、この第2層上に銅の
電解析出により形成された第3層とを有し、第1層及び
第3層には第2層中のZnが拡散していることを特徴と
する。
本発明に係るプリント配線基板用導体膜の製造方法は、
銅を電解析出させて第1層を形成する工程と、亜鉛を電
解析出させて第2層を形成する工程と、銅を電解析出さ
せて第3層を形成する工程と、100乃至300℃の温
度に10秒乃至2時間加熱して前記第1層乃至第3層を
焼鈍する工程と、を有することを特徴とする。
[作用] 本発明に係るプリント配線基板用導体膜においては、銅
の電解析出により形成された第1層及び第3層間に、亜
鉛の電解析出により形成された第2層を配置し、この第
2層から第1層及び第3層にZnを拡散させている。こ
の拡散により第1層及び第3層の鋼中に導入された亜鉛
が第1層及び第3層の電解銅箔の耐マイグレーション性
を向上させる。
即ち、本発明に係る導体膜を基板上に形成した後、パタ
ーニングしてプリント配線基板を構成した場合、このプ
リント配線基板の回路間に結露等により水分が付着した
ときでも、第1層及び第3層中の亜鉛が同じく第1層及
び第3層中の銅よりも水分中で優先的にイオン化して溶
出し、銅イオンの溶出を抑制する。しかも、溶出した亜
鉛は容易に析出することはないため、マイグレーション
が抑制される。
なお、第1層及び第3層は主成分が銅であるから、回路
パターンとして十分な導電性を有する。
また、本発明方法においては、第1層、第2層及び第3
層を形成するために、順次、銅めっき、亜鉛めっき及び
銅めっきを施す、そして、各層の形成後、100乃至3
00℃の温度に10秒乃至2時間加熱して第1層乃至第
3層を焼鈍する。この焼鈍処理により、亜鉛が第2層か
ら第1層及び第3層に拡散して第1層及び第3層の銅に
亜鉛が導入され、前述の亜鉛の作用により第1層及び第
3層の銅箔の耐マイグレーション性が向上する。これに
より、全体としての導体膜の耐マイグレーション性が向
上する。また、この焼鈍処理は、銅めっき層の電着応力
を緩和するので、その柔軟性が向上する。
上述の如く、本発明方法においては、銅めっき、亜鉛め
っき及び銅めっきを順次施すが、Cu−Zn合金のめっ
きは行わないので、シアンめっき浴を使用しない、この
ため、公害等の問題が発生することがないのに加え、通
常の安価なCuめつき浴及びZnめっき浴を使用してめ
っきすることができ、更にCu−Zn合金めつき浴に比
して浴の管理も容易である。
焼鈍温度は、100乃至300℃である。焼鈍温度が1
00°C未満の場合は、亜鉛が十分に拡散しない。
一方、焼鈍温度が300℃を超えると、銅めっき層の結
晶粒の粗大化が生じる。このため、焼鈍温度は100乃
至300℃にする。
また、焼鈍時間は、焼鈍温度が100℃の場合は1時間
以上、焼鈍温度が300℃の場合は10秒間以上必要で
ある。焼鈍時間がこれより短いと、Znの拡散が不十分
であり、耐マイグレーション性が向上しない。また、焼
鈍時間の上限は、焼鈍温度が100℃の場合は2時間以
下、300℃の場合は30秒以下である。焼鈍温度が1
00℃の場合は2時間を超えて焼鈍してもその効果に差
がなく無駄であり、300℃の場合は30秒以上焼鈍す
ると、銅めっき層の結晶粒の粗大化が発生する虞れがあ
るからである。実際上、100℃で1時間、300℃で
10秒焼鈍すれば、十分な効果が得られる。このため、
焼鈍時間は10秒乃至2時間にする。
上述の如く製造されたプリント配線基板用導体膜は、第
1層及び第3層の鋼中に亜鉛が拡散導入されているので
、その耐マイグレーション性が向上すると共に、焼鈍に
より各めっき層の電着応力が緩和されており、導体膜の
柔軟性が高い。また、通常電解銅箔はピンホールが多い
という欠点を有するが、本発明方法においては、電解箔
が多層構造を有するため、電解銅箔のもつ上記欠点が解
消される。
なお、亜鉛の電解析出により形成される第2層の厚さは
、第1層、第2層及び第3層の積層体全体の厚さの1乃
至10%であることが好ましい、亜鉛第2層の厚さが積
層体の厚さの1%より薄いと、耐マイグレーション性の
向上効果が少ない、一方、亜鉛第2層の厚さが積層体の
厚さの10%を超えると、銅箔の導電性を低下させてし
まう、このため、第2層の厚さは積層体全体の厚さの1
乃至10%にすることが好ましい。
[実施例] 次に、本発明の実施例に係るプリント配線基板用導体膜
を製造し、その耐マイグレーシヨン特性を試験した結果
について、比較例及び従来例と比較して説明する。
各導体膜は、下記第1表に示す組成のめつき浴を使用し
て、銅第1層、亜鉛第2層及び銅第3層の各層を順次電
解析出させて形成した。また、浴温及び電流密度等のめ
つき条件も併せて第1表に示した。
第1表 に使用しためつき液と同様の硫酸浴を使用すると、第2
層の亜鉛が溶解してしまうからである。各層の厚さは、
基準となる導体膜において、第1層が17μm、第2層
が1μm、第3層が17μmである。
また、下記第2表に各層の厚さを示すように、各層の厚
さを種々変えた導体膜(8〜g)も作成し、その特性に
及ぼす層厚の影響を調べた。なお、導体膜には第1表の
銅第1層及び第3層を形成するのに使用しためつき浴を
使用して銅めっきのみを施したものであり、導体膜lは
第1表の銅第1層を形成するのに使用した硫酸浴を使用
して銅めっきのみを施したものである。また、焼鈍条件
はいずれも200℃で30秒である。
なお、第3層を形成するための銅めっき液はアルカリ性
の浴を使用した。これは、第1層の形成第2表 更に、下記第3表に示すように、基準となる導体膜(第
1層:第2層:第3層=17;  1.17μm)に対
し、焼鈍温度及び焼鈍時間を種々変更して同様に導体膜
を作成し、その特性を試験した。
耐マグレーション性の試験は、上述の如く作製した各導
体膜から、夫々幅が10!1m、長さが30++++n
の試験片を2枚切り出し、第1図に示す試験装置により
実施した。即ち、前述の1対の試験片1を相互間に1龍
の間隔をおいて離隔させた状態で1対のガラス板2によ
り挾み込み、1対の試験片1間に蒸留水をスポイトでし
み込ませた0次いで、定電圧電源3及び電流計4を1対
の試験片1間に接続し、定電圧電源3から試験片1間に
IOVの定電圧を印加して両者間に電流を流した。そし
て、試験片1間に短絡が発生する迄の時間を測定して、
この時間により耐マイグレーション性を比較した。
即ち、短絡する迄の時間が長い方が耐マイグレーション
性が優れている。この短絡迄の時間を前記第2表及び第
3表に示す。
第3表 先ず、第2表に基いて、耐マイグレーション性に及ぼす
亜鉛第2層の厚さの影響について説明する。第2表の試
験片a、b、cは導体膜の全体の厚さが18μmの場合
のものであり、試験片a、b。
Cにおける亜鉛第2層の厚さは、その導体膜の全体の厚
さの夫々 1%、5%、10%である。また、試験片d
、e、fは導体膜の厚さが35μmであり、亜鉛第2層
の厚さが夫々その1%、5%、10%の場合のものであ
る。また、試験片g、hは導体膜の厚さが夫々18μm
、35μmであり、いずれも亜鉛第2層の層厚が導体膜
全体の1%未満の場合である。また、試験片i、jは導
体膜の厚さが夫々18μm、35μmであり、いずれも
亜鉛第2層の層厚が導体膜全体の10%を超えるもので
ある。更に、試験片に、 !Iはいずれも亜鉛第2層を
有しない従来の銅箔の場合である。
この第2表に示すように、試験片に、 fflは従来の
銅のみからなる導体膜であるので、短絡する迄の時間が
200秒未満と短い。これに対し、第2層として亜鉛め
っき層が存在する場合は、いずれも従来の導体膜よりも
短絡する迄の時間が長くなっている。特に、亜鉛第2層
の厚さが導体膜の1%以上の場合(試験片a〜f、i、
j)は、短絡迄の時間が著しく延長され、耐マイグレー
ション性が極めて向上している。なお、試験片i、jは
亜鉛第2層が厚すぎるため、導電性の点で若干難点があ
ると共に、短絡する迄の時間が試験片c、f(亜鉛第2
層が10%〉の場合と大差ないため、このように亜鉛第
2層を厚くしても無駄である。従って、亜鉛第2層の厚
さは、第1層乃至第3層全体の1乃至10%にすること
が好ましいことがわがる。
次に、第3表を参照して、耐マイグレーション性に及ぼ
す焼鈍条件の影響について説明する。試験片A乃至には
本発明の実施例方法により製造した導体膜であり、試験
片M及びNは焼鈍条件が本発明方法の範囲から外れる比
較例の導体膜であり、試験片りは焼鈍処理しない比較例
の導体膜である。
また、試験片Oは銅箔のみからなる従来の導体膜につい
てのものである。
本発明の実施例である試験片A乃至には従来の銅箔の場
合(試験片0.187秒)よりも短絡迄の時間が延長さ
れ、耐マイグレーション性が向上した。特に、300℃
で10秒間焼鈍するか、それと同等以上の十分な焼鈍処
理をした場合(試験A乃至K)は、短絡迄の時間が従来
の約5倍以上と飛躍的に延長され、耐マイグレーション
性が著しく向上した。
また、亜鉛第2層を銅第1層と銅第3層との中間に配置
しても、焼鈍処理しない場合(試験片L)は耐マイグレ
ーション性の改善効果が不十分であった。更に、100
°Cで120分焼鈍したもの(試験片M)及び300℃
で30秒焼鈍したもの(試験片K)は夫々 100℃で
60分焼鈍′したもの(試験片A)及び300℃で10
秒焼鈍したもの(試験片J)に比して、短絡迄の時間に
差がなく、各焼鈍温度における焼鈍時間としては不必要
に長過ぎる。従って、焼鈍温度は100乃至300℃に
すると共に、焼鈍時間は10秒乃至1時間、好ましくは
100℃で1時間以上2時間以下、300 ’Cで10
秒以上30秒早下にする。
なお、焼鈍温度と焼鈍時間との関係は、上述の範囲内で
導体膜の用途によって決定すればよい。
[発明の効果] 以上説明したように、本発明に係るプリント配線基板用
導体膜は、従来のプリント配線基板用銅箔に比して、短
絡する迄の時間が著しく延長され、耐マイグレーション
性が著しく向上する。このため、この導体膜を使用すれ
ば、プリント配線基板の高密度化及び超小型化が容易に
可能となり、本発明は電子部品の高密度実装技術の向上
に多大の貢献をなす、また、本発明に係る導体膜の製造
方法によれば、公害問題を発生することなく、上述の優
れた耐マイグレーション性を有する導体膜を高効率で製
造することができる。
【図面の簡単な説明】
第1図は耐マイグレーション性の試験装置を示す模式図
である。 1;試験片、2;ガラス板、3;定電圧電源、4;電流

Claims (4)

    【特許請求の範囲】
  1. (1)銅の電解析出により形成された第1層と、この第
    1層上に亜鉛の電解析出により形成された第2層と、こ
    の第2層上に銅の電解析出により形成された第3層とを
    有し、第1層及び第3層には第2層中のZnが拡散して
    いることを特徴とするプリント配線基板用導体膜。
  2. (2)銅を電解析出させて第1層を形成する工程と、亜
    鉛を電解析出させて第2層を形成する工程と、銅を電解
    析出させて第3層を形成する工程と、100乃至300
    ℃の温度に10秒乃至2時間加熱して前記第1層乃至第
    3層を焼鈍する工程と、を有することを特徴とするプリ
    ント配線基板用導体膜の製造方法。
  3. (3)亜鉛からなる前記第2層の厚さが第1層乃至第3
    層からなる3層積層体の厚さの1乃至10%であること
    を特徴とする請求項1に記載のプリント配線基板用導体
    膜。
  4. (4)亜鉛からなる前記第2層の厚さが第1層乃至第3
    層からなる3層積層体の厚さの1乃至10%であること
    を特徴とする請求項2に記載のプリント配線基板用導体
    膜の製造方法。
JP32177688A 1988-12-20 1988-12-20 プリント配線基板用導体膜及びその製造方法 Pending JPH02168508A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32177688A JPH02168508A (ja) 1988-12-20 1988-12-20 プリント配線基板用導体膜及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32177688A JPH02168508A (ja) 1988-12-20 1988-12-20 プリント配線基板用導体膜及びその製造方法

Publications (1)

Publication Number Publication Date
JPH02168508A true JPH02168508A (ja) 1990-06-28

Family

ID=18136301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32177688A Pending JPH02168508A (ja) 1988-12-20 1988-12-20 プリント配線基板用導体膜及びその製造方法

Country Status (1)

Country Link
JP (1) JPH02168508A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196499A (ja) * 1990-11-28 1992-07-16 Ngk Insulators Ltd 厚膜多層回路基板
JPH04233789A (ja) * 1990-12-28 1992-08-21 Nippondenso Co Ltd 基板および基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196499A (ja) * 1990-11-28 1992-07-16 Ngk Insulators Ltd 厚膜多層回路基板
JPH04233789A (ja) * 1990-12-28 1992-08-21 Nippondenso Co Ltd 基板および基板の製造方法

Similar Documents

Publication Publication Date Title
US9330848B2 (en) Electronic component, electronic-component-embedded substrate, and method for producing electronic component
JP2007294923A (ja) 強度、導電率、曲げ加工性に優れた銅条又は銅箔の製造方法、銅条又は銅箔、並びにそれを用いた電子部品
DE69025500T2 (de) Verfahren zur Herstellung eines kupferkaschierten Laminats
JP2001035740A (ja) 外部端子電極具備電子部品及びその製造方法
US5689227A (en) Circuit board material with barrier layer
JPS6032311B2 (ja) 導電体及びその製造方法
US4551210A (en) Dendritic treatment of metallic surfaces for improving adhesive bonding
US3984290A (en) Method of forming intralayer junctions in a multilayer structure
JPH02168508A (ja) プリント配線基板用導体膜及びその製造方法
US5158657A (en) Circuit substrate and process for its production
DE2536985B2 (de) Elektrischer kontakt, insbesondere steckkontakt und verfahren zu dessen herstellung
JP2002540584A (ja) Pem型燃料電池の接触抵抗を軽減させたセル枠及び/又は極板のような構造部品および接触抵抗の軽減方法
US3324362A (en) Electrical components formed by thin metallic form on solid substrates
JP4269374B2 (ja) スズメッキ平型導体の製造方法およびフラットケーブルの製造方法
EP0567867A2 (en) Oxidation-resistant compound of Cu3Si and fabrication thereof
CN112423465B (zh) 导热基板
JP2000178793A (ja) 金属ポリイミド基板の製造方法
JPS62146231A (ja) 耐マイグレ−シヨン性に優れた高導電性銅合金
JP2013143490A (ja) 長尺導電性基板の電解めっき方法および銅張積層板の製造方法
JPS617509A (ja) 片面絶縁導体の製造方法
JP2008081836A (ja) 強度、導電率、曲げ加工性に優れた銅合金条又は銅合金箔の製造方法、銅合金条又は銅合金箔、並びにそれを用いた電子部品
US3934985A (en) Multilayer structure
WO2002103086A1 (fr) Fil de connecteur et procede de fabrication de ce dernier
JP2006013152A (ja) 2層フレキシブル基板とその製造方法
JPS63312997A (ja) 耐マイグレ−ション性に優れた電解銅箔