JPH04233670A - 画像処理装置および画像処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像処理装置に係り、例
えば、所定の対象物を検査する場合に使用するのに好適
な画像処理装置に関する。

【０００２】

【従来の技術】いま、例えば、次々に生産される製品を
ビデオカメラで撮影し、その画像を介して製品の検査を
行なう場合を考える。例えば、図９に示すように検査の
対象物たる製品に「Ａ」なる文字（パターン）のラベル
が貼着されているとする。この製品を検査するに先立ち
、そのラベルに表示されたパターン（文字「Ａ」）の基
準画像の位置情報を予めパターンメモリに登録しておく
。このとき、パターンの画像の座標とパターンメモリの
座標は対応している。

【０００３】一方、例えばベルトコンベアにより次々に
搬送される対象物をビデオカメラで撮影すると、図１０
に示すように、その対象物に貼着されたラベルのパター
ンの画像の向きや位置は、必ずしも基準画像のそれと一
致しない。そこで、その対象物を検査するには、パター
ンメモリの座標系ｘ−ｙを、対象物の基準位置からのず
れに対応した座標系ｘ’−ｙ’に、移動、回転する必要
がある。

【０００４】いま、基準画像におけるパターン（文字「
Ａ」）の重心を（ｘ０，ｙ０）、その重心を通る主軸Ｌ
と横軸（ｘ軸）とのなす角度をθｘｙ、測定画像におけ
る対象物のパターンの重心を（ｘ’０，ｙ’０）、その
重心を通る主軸Ｌ’と横軸（ｘ軸）とのなす角度をθ’
ｘ’ｙ’とすると、次のマトリックスが成立する。

【数１】 ここで、θ＝θ’ｘ’ｙ’−θｘｙである。

【０００５】従来の装置においては、上式に対応して、
予め格納されている基準画像のパターンメモリのデータ
を書換え、この書き換えられた画像データにより形成さ
れる画像と、検査時のパターンの画像との不一致度を演
算回路６０により演算（排他的論理和演算）し、その演
算結果を不一致度判定回路６１により判定することによ
り、製品の検査を行なっていた。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
装置においては、このように、パターンメモリのデータ
を書換えるようにしているため、演算に時間がかかり、
これを高速化しようとすると、（１）式を実現するため
の回路規模が大きくなる問題点があった。

【０００７】本発明はこのような状況に鑑みてなされた
もので、簡単な構成で迅速に検査対象物の照合を行うこ
とができる画像処理装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明の画像処理装置は
、予め対象物の基準画像を示す画像データが格納される
記憶手段と、対象物の計測時に対象物の画像の基準位置
からのずれに関する情報を供給する供給手段と、供給手
段の出力に基づいて、計測時の対象物の画像の基準位置
からのずれに対応する補正アドレス情報を発生する補正
アドレス情報手段と、補正アドレス情報に基づいて記憶
手段から読み出された画像データと計測時の対象物の画
像との不一致度を算出する演算手段とを有することを特
徴とする。

【０００９】

【作用】上記構成の画像処理装置においては、検査対象
物の計測時に対象物の画像の基準位置からのずれに対応
して、例えば記憶手段の補正アドレス情報が生成される
。更にこの補正アドレス情報に基づいて記憶手段から読
み出された画像データにより形成される画像と計測時の
対象物の画像との不一致度が演算手段により算出され、
この演算結果に基づいて対象物の照合が行われる。 したがって、記憶手段に格納された画像データを書き換
えることなく、迅速に検査対象物の照合を行うことがで
きる。

【００１０】

【実施例】図１は本発明の画像処理装置の一実施例の構
成を示すブロック図である。

【００１１】ビデオカメラ１は図示せぬ対象物を撮影し
、そのビデオ信号をＡ／Ｄ変換器２に出力する。Ａ／Ｄ
変換器２は入力ビデオ信号をＡ／Ｄ変換し、Ｄ／Ａ変換
器３に供給する。Ｄ／Ａ変換器３は入力されたディジタ
ルビデオデータをＤ／Ａ変換し、モニタ４に出力する。 これにより、モニタ４に対象物の画像が表示される。

【００１２】同期信号発生回路５は、ＨＤ，ＶＤ，ＦＩ
ＥＬＤ，ＶＢＬＫ，ＨＢＬＫ，ＳＬＩＮＥ，ＣＫ等の種
々の同期信号を発生し、ビデオカメラ１、Ａ／Ｄ変換器
２、Ｄ／Ａ変換器３、回転シフト補正回路６（補正アド
レス情報発生手段）、不一致度算出回路８（演算手段）
等に出力する。

【００１３】ＣＰＵ９（供給手段）は、入出力（Ｉ／Ｏ
）インタフェース１０を介して所定の指令が入力された
とき、ビデオカメラ１、Ａ／Ｄ変換器２を介して入力さ
れる対象物の画像を基準画像としてパターンメモリ７に
格納する。そして、前記した基準画像におけるパターン
（文字「Ａ」）の重心の座標（ｘ０，ｙ０）、主軸とｘ
軸のなす角度θｘｙ　　等を重心主軸角検出回路１１の
検出出力に基づいて演算し、記憶する。また、その後、
被測定物としての対象物の画像が入力されると、その重
心の座標（ｘ’０，ｙ’０）、主軸とｘ軸のなす角度θ
’ｘ’ｙ’等を演算し、さらに、これらのデータから必
要な他のデーを演算する。

【００１４】重心主軸角検出回路１１は検査対象物（ま
たは基準対象物）に付されたパターンの重心と主軸角を
検出し、ＣＰＵ９に出力する。ＣＰＵ９は重心主軸角検
出回路１１からの入力に対応して回路シフト補正回路６
を制御する。回転シフト補正回路６は、ＣＰＵ９より入
力される所定の定数データを、同期信号発生回路５より
入力される種々の同期信号に同期して処理し、パターン
メモリ７（記憶手段）に供給する補正アドレス情報を発
生する。パターンメモリ７は回転シフト補正回路６によ
り指定されるアドレスに記憶されている画像データ（パ
ターンデータ）を読出し、不一致度算出回路８に出力す
る。

【００１５】不一致度算出回路８は、パターンメモリ７
から読み出される画像データとビデオカメラ１、Ａ／Ｄ
変換器２を介して入力される検査対象物の画像データと
を排他的論理和（ＥＯＲ）演算を行い、同画像の不一致
度を算出する。

【００１６】次に、図２および図３を参照して、回転シ
フト補正回路６の動作原理について説明する。

【００１７】図２に示すように、基準対象物のパターン
の画像データ登録時の座標系をｘ−ｙ、測定時における
補正後のパターンメモリの座標系（ラスタスキャン座標
系）をｘ’−ｙ’、とすると、前記した場合と同様に、
次式が成立する。

【数２】 上式を解くと、次式が得られる。 　　ｘ’＝ｃｏｓθ・ｘ−ｓｉｎθ・ｙ　　　　　　　
　＋（−ｃｏｓθ・ｘＣ＋ｓｉｎθ・ｙＣ＋ｘ’Ｃ）　
　　　　　　　　・・・（３）　　ｙ’＝ｓｉｎθ・ｘ
＋ｃｏｓθ・ｙ　　　　　　　　　　　　　　　　　　
　　　　　　　　　＋（−ｓｉｎθ・ｘＣ−ｃｏｓθ・
ｙＣ＋ｙ’Ｃ）　　　　　　　　　・・・（４）これら
の式ｘ’とｙ’に、ｃｏｓθまたはｓｉｎθをそれぞれ
乗算し、加算すると、次式が得られる。 　　ｘ＝ｃｏｓθ・ｘ’＋ｓｉｎθ・ｙ’　　　　　　
＋（ｘＣ−ｃｏｓθ・ｘ’Ｃ−ｓｉｎθ・ｙ’Ｃ）　　
　　　　　　　　　・・・（５）さらにまた、これらの
式ｘ’とｙ’に、ｓｉｎθまたはｃｏｓθをそれぞれ乗
算し、加算すると、次式が得られる。 　　ｙ＝−ｓｉｎθ・ｘ’＋ｃｏｓθ・ｙ’　　　　　
　＋（ｙｃ＋ｓｉｎθ・ｘ’Ｃ−ｃｏｓθ・ｙ’Ｃ）　
　　　　　　　　　　・・・（６）従って、 　　Ａ＝ｘＣ−ｃｏｓθ・ｘ’Ｃ−ｓｉｎθ・ｙ’Ｃ　
　　　　　　　　　　　　　　　　・・・（７）　　Ｂ
＝ｙＣ＋ｓｉｎθ・ｘ’Ｃ−ｃｏｓθ・ｙ’Ｃ　　　　
　　　　　　　　　　　　　・・・（８）とすると、次
式が成立する。 　　ｘ＝ｃｏｓθ・ｘ’＋ｓｉｎθ・ｙ’＋Ａ　　　　
　　　　　　　　　　　　　　　　・・・（９）　　ｙ
＝−ｓｉｎθ・ｘ’＋ｃｏｓθ・ｙ’＋Ｂ　　　　　　
　　　　　　　　　　・・・（１０）

【００１８】すな
わち、この（９），（１０）式からパターンデータの補
正アドレスを求めることができる。

【００１９】但し、これらの式は、乗算を含むため、こ
の演算をそのまま実行しようとすると、回路構成が複雑
になる。そこで、乗算を含まない式をさらに導出する。

【００２０】このため、ｘ’−ｙ’座標系における座標
（ｘ’０，ｙ’０）における偏微分

【数３】 を考え、これを差分△の形で表わすと、次式が得られる
。

【数４】 （１１）式乃至（１４）式を整理すると、次式が得られ
る。 　　ｘ（ｘ’＋１，ｙ’）＝ｘ（ｘ’，ｙ’）＋ｃｏｓ
θ　　　　　　　　・・・（１５）　　ｙ（ｘ’＋１，
ｙ’）＝ｙ（ｘ’，ｙ’）−ｓｉｎθ　　　　　　　　
・・・（１６）　　ｘ（ｘ’，ｙ’＋２）＝ｘ（ｘ’，
ｙ’）＋２ｓｉｎθ　　　　　　・・・（１７）　　ｙ
（ｘ’，ｙ’＋２）＝ｙ（ｘ’，ｙ’）＋２ｃｏｓθ　
　　　　　・・・（１８）

【００２１】図３に示すよう
に、パターンデータはｘ’−ｙ’座標系において、イン
タレースのスキャンが行なわれる。同図において、実線
は、０列０行目の画素より始まる第１フィ−ルドのスキ
ャンラインを、破線は、０列１行目より始まる第２フィ
ールドのスキャンラインを、それぞれ表わしている。第
１フィールドにおけるスキャンの初期値（初期座標）を
、ｘ（０，０）、ｙ（０，０）、第２フィールドにおけ
るスキャンの初期値（初期座標）を、ｘ（０，１）、ｙ
（０，１）とすると、（９）、（１０）式より、次式が
得られる。 　　ｘ（０，０） 　　　　＝Ａ＝ｘＣ−ｃｏｓθ・ｘ’Ｃ−ｓｉｎθ・ｙ
’Ｃ　　　　　　　　　　・・・（１９）　　ｙ（０，
０） 　　　　＝Ｂ＝ｙＣ＋ｓｉｎθ・ｘ’Ｃ−ｃｏｓθ・ｙ
’Ｃ　　　　　　　　　　・・・（２０）　　ｘ（０，
１） 　　　　＝ｓｉｎθ＋Ａ＝ｘ（０，０）＋ｓｉｎθ　　
　　　　　　　　　　　　　・・・（２１）　　ｙ（０
，１） 　　　　＝ｃｏｓθ＋Ｂ＝ｙ（０，０）＋ｃｏｓθ　　
　　　　　　　　　　　　　・・・（２２）

【００２２
】（１９）式乃至（２１）式より明かなように、式（２
１）と（２２）はｓｉｎθとｃｏｓθの値が既知であれ
ば、式（１９）と（２０）より求めることができる。従
って、結局、ｓｉｎθ，ｃｏｓθ，ｘ（０，０），ｙ（
０，０）のデータをＣＰＵ９により演算し、これを用い
て回転シフト補正回路６により式（１５）乃至（１８）
を演算することにより、パターンデータの補正アドレス
を求めることができる。

【００２３】式（１５）乃至（１８）は加算だけであり
、乗算を含んでいないから、高速処理が可能である。 また、式（１９）と（２０）は、乗算を含んでいるが、
その実行回数は１回であるから、それほど時間を要しな
い。

【００２４】この式（１５）乃至（１８）の演算を実行
する回転シフト補正回路６は、例えば、図４に示すよう
に構成することができる。

【００２５】図５および図６は、図４の実施例における
それぞれ１フィールドおよび１ラインのタイミングチャ
ートである。

【００２６】図５および図６に示すように、回転シフト
補正回路６に入力される同期信号ＦＩＥＬＤ（図５Ｃ）
は、フィールド毎に書換えられ、第１フィールドのとき
高レベル、第２フィールドのとき低レベルとされる。同
期信号ＶＢＬＫ（図５Ｂ、図６Ｆ）は、垂直帰線期間中
、低レベル、画像データ、パターンデータ等の画像デー
タ（図５Ａ、図６Ｃ）が存在するその他の期間中、高レ
ベルになる。同期信号ＨＢＬＫ（図５Ｄ、図６Ｄ）は、
水平走査帰線期間を除く期間中（データが存在する期間
中）、高レベルとなり、その他の期間中、低レベルとな
る。同期信号ＳＬＩＮＥ（図５Ｅ、図６Ｅ）は、同期信
号ＨＢＬＫが高レベルになる直前に低レベルになる。 同期信号ＣＫ（図６Ａ）は水平同期信号ＨＤ（図６Ｂ）
に同期されている。

【００２７】図４の端子２１乃至２４には、ＣＰＵ９が
演算したｃｏｓθ，ｓｉｎθ，ｘ（０，０），ｙ（０，
０）のデータがそれぞれ入力される。ここで、θは、上
記したように、 θ＝θ’ｘ’ｙ’−θｘｙ を、また、ｘ（０，０），ｙ（０，０）は、ｘ’−ｙ’
座標系における第１フィールドの第１画素（０，０）の
、ｘ−ｙ座標を表わしている。

【００２８】加算器２７は、端子２２と２３から入力さ
れるデータｓｉｎθとｘ（０，０）を加算し、マルチプ
レクサ（ＭＰＸ）２９の端子Ａに供給する。マルチプレ
クサ２９の他方の端子Ｂには、データｘ（０，０）が供
給されている。マルチプレクサ２９は同期信号ＦＩＥＬ
Ｄで切換えられ、第１フィールドのとき端子Ｂを、第２
フィールドのとき端子Ａを、それぞれ選択する。その結
果、第１フィールドのときデータｘ（０，０）が、また
、第２フィールドのときデータ（ｓｉｎθ＋ｘ（０，０
））が、それぞれマルチプレクサ３３の端子Ｂに供給さ
れる。

【００２９】マルチプレクサ３３の端子Ａには加算器３
１の出力が入力されている。加算器３１の一方の入力に
は、端子２２より入力されたデータｓｉｎθを、ビット
シフト回路２６により１ビット上位にシフトしたデータ
（すなわち、ｓｉｎθを２倍したデータ）が入力されて
いる。また、他方の入力には、排他的論理和回路３７よ
り入力されるクロックによりラッチ回路３５でラッチし
た、マルチプレクサ３３の前回の出力が供給されている
。加算器３１はラッチ回路３５の出力とビットシフト回
路２６の出力とを加算し、マルチプレクサ３３の端子Ａ
に出力する。

【００３０】マルチプレクサ３３は同期信号ＶＢＬＫが
低レベルのとき端子Ｂを、高レベルのとき端子Ａを、そ
れぞれ選択する。ラッチ回路３５は、排他的論理和回路
３７における同期信号ＶＢＬＫとＨＢＬＫの排他的論理
和出力に同期して、マルチプレクサ３３の出力をラッチ
する。これにより、ラッチ回路３５には、そのときの行
の左端の画素（第１画素）の座標が記憶される。

【００３１】一方、加算器２８は、端子２１と２４から
入力されるデータｃｏｓθとｙ（０，０）を加算し、マ
ルチプレクサ（ＭＰＸ）３０の端子Ａに供給する。マル
チプレクサ３０の他方の端子Ｂには、データｙ（０，０
）が供給されている。マルチプレクサ３０は同期信号Ｆ
ＩＥＬＤで切換えられ、第１フィールドのとき端子Ｂを
、第２フィールドのとき端子Ａを、それぞれ選択する。 その結果、第１フィールドのときデータｙ（０，０）が
、また、第２フィールドのときデータ（ｃｏｓθ＋ｙ（
０，０））が、それぞれマルチプレクサ３４の端子Ｂに
供給される。

【００３２】マルチプレクサ３４の端子Ａには加算器３
２の出力が入力されている。加算器３２の一方の入力に
は、端子２１より入力されたデータｃｏｓθを、ビット
シフト回路２５により１ビット上位にシフトしたデータ
（すなわち、ｃｏｓθを２倍したデータ）が入力されて
いる。また、他方の入力には、排他的論理和回路３７よ
り入力されるクロックによりラッチ回路３６でラッチし
たマルチプレクサ３４の前回の出力が供給されている。 加算器３２はラッチ回路３６の出力とビットシフト回路
２５の出力とを加算し、マルチプレクサ３４の端子Ａに
出力する。

【００３３】マルチプレクサ３４は同期信号ＶＢＬＫが
低レベルのとき端子Ｂを、高レベルのとき端子Ａを、そ
れぞれ選択する。ラッチ回路３６は、排他的論理和回路
３７における同期信号ＶＢＬＫとＨＢＬＫの排他的論理
和出力に同期して、マルチプレクサ３４の出力をラッチ
する。これにより、ラッチ回路３６には、次の行の左端
の画素（第１画素）の座標が記憶される。

【００３４】ラッチ回路３５の出力はマルチプレクサ３
９の端子Ｂに、ラッチ回路３６の出力はマルチプレクサ
４２の端子Ｂに、それぞれ供給される。

【００３５】マルチプレクサ３９の他方の端子Ａには、
加算器３８の出力が供給されている。加算器３８は、端
子２１より入力されたデータｃｏｓθと、ラッチ回路４
０により同期信号ＣＫのタイミングでラッチされたマル
チプレクサ３９の前回の出力とを加算し、マルチプレク
サ３９の端子Ａに供給する。マルチプレクサ３９は同期
信号ＳＬＩＮＥが低レベルのとき端子Ｂを、高レベルの
とき端子Ａを、それぞれ選択する。これにより、加算器
３８の出力（ｘ（ｘ’，ｙ’）＋ｃｏｓθ）またはラッ
チ回路３５の出力が、ラッチ回路４０によりラッチされ
、パターンメモリ７のｘアドレスとして出力される。

【００３６】マルチプレクサ４２の他方の端子Ａには、
減算器４１の出力が供給されている。減算器４１は、端
子２２より入力されたデータｓｉｎθを、ラッチ回路４
３により同期信号ＣＫのタイミングでラッチされたマル
チプレクサ４２の前回の出力から減算し、マルチプレク
サ４２の端子Ａに供給する。マルチプレクサ４２は同期
信号ＳＬＩＮＥが低レベルのとき端子Ｂを、高レベルの
とき端子Ａを、それぞれ選択する。これにより、減算器
４１の出力（ｙ（ｘ’，ｙ’）−ｓｉｎθ）またはラッ
チ回路３６の出力が、ラッチ回路４３によりラッチされ
、パターンメモリ７のｙアドレスとして出力される。

【００３７】次に不一致度算出回路８の具体的構成を図
７に示す。同図に示すように不一致度算出回路８は、パ
ターンメモリ７から読み出されるパターンデータと、計
測時に検査対象物をビテオカメラ１で撮影して得られる
パターンの画像データとの排他的論理和演算を行うＥＸ
ＯＲゲート５０、ＥＸＯＲゲート５０の出力信号および
同期信号ＨＢＬＫ、ＶＢＬＫを入力とするＤフリップフ
ロップ５１、ＡＮＤゲート５２、ＡＮＤゲート５２の出
力パルスを計数するカウンタ５３、カウンタ５３の出力
を保持するラッチ回路５４、インバータ５５および出力
ゲート５６を有している。

【００３８】上記構成からなる不一致度算出回路８の動
作を図８に示すタイミングチャートを参照しながら説明
する。まず、時刻ｔ１でｎ番目のクロックＣＫが立ち上
った直後の時刻ｔ２で、パターンメモリ７から読み出さ
れたパターンデータを示す画像信号ＰＳが立ち上がり、
時刻ｔ３で立ち下がるとする（図８（ａ），（ｂ））。 この期間（ｔ２≦ｔ≦ｔ３）では検査対象物をビデオカ
メラ１で撮影して得られる画像データを示す画像信号Ｇ
Ｓは低レベルの状態にあり、同期信号ＨＢＬＫ、ＶＢＬ
Ｋは高レベルの状態にある（図８（ｃ），（ｄ），（ｅ
））。

【００３９】したがって、上記期間内ではフリップフロ
ップ（以下、Ｆ／Ｆと記す）５１の入力端子Ｄ１，Ｄ２
，Ｄ３は高レベル状態となり、ｎ＋１，ｎ＋２番目のク
ロックＣＫが入力されると同時にＦ／Ｆ５１の出力端子
Ｑ１，Ｑ２，Ｑ３は高レベル状態となる。

【００４０】一方、ＡＮＤゲート５２はクロックＣＫと
Ｆ／Ｆ５１の出力端子Ｑ１，Ｑ２からの出力信号を入力
としているために、結果的にＡＮＤゲート５２からは期
間ｔ２≦ｔ≦ｔ３にｎ＋１，ｎ＋２番目のクロックＣＫ
に同期した２個のパルスがカウンタ５３に出力される（
図８（ｆ））。このようにパターンデータを示す画像信
号ＰＳと、計測時の対象物の画像データを示す画像信号
ＧＳとが不一致で、かつ同期信号ＨＢＬＫ、ＶＢＬＫが
ハイレベルである状態下で、不一致の度合に応じた数の
パルスがＡＮＤゲート５２よりカウンタ５３に出力され
、計数される（図８（ｇ））。

【００４１】Ｆ／Ｆ５１の出力端子Ｑ３から出力される
信号は、同期信号ＶＢＬＫが立ち下がる時刻ｔ４の直後
に出力されるｎ＋ｉ番目のクロックＣＫの立ち上がり時
点で立ち下がるために（図示せず）、この時刻ｔ６でカ
ウンタ５３はリセットされる。また、このときカウンタ
５３のカウント値がラッチ回路５４にラッチされる。

【００４２】尚、カウンタ５３がリセットされる以前の
時刻ｔ５で立ち下がるリード信号により能動状態にある
出力ゲート５６を介してラッチ回路５４の値（カウンタ
５３がリセットされる直前の計数データＮ）（本実施例
ではＮ＝７）がＣＰＵ９に出力される。ＣＰＵ９では計
数データＮに基づいて検査対象物の照合結果の良否を判
定する。

【００４３】

【発明の効果】以上に説明したように本発明の画像処理
装置によれば、検査対象物の計測時に対象物の画像基準
位置からのずれに対応して、予め記憶手段に格納されて
いるパターンデータを読み出すための補正アドレス（情
報）が生成され、この補正アドレス情報に基づいて記憶
手段から読み出された画像データにより形成される画像
と計測時の対象物の画像との不一致度が算出される。そ
してこの演算結果に基づいて対象物の照合が行なわれる
。

【００４４】したがって本発明によれば、予め記憶手段
に格納されたパターンデータを書き換えることなく、簡
単な構成で、かつ迅速に検査対象物の照合を行うことが
できる。

【図面の簡単な説明】

【図１】本発明に係る画像処理装置の一実施例の構成を
示すブロック図である。

【図２】図１の実施例の動作を説明する座標系を示す図
である。

【図３】図１の実施例の動作を説明する座標系を示す図
である。

【図４】図１の実施例における回転シフト補正回路の一
実施例の構成を示すブロック図である。

【図５】図４の実施例の動作を説明するフィールドを基
準とするタイミングチャートである。

【図６】図４の実施例の動作を説明するラインを基準と
するタイミングチャートである。

【図７】図１の実施例における不一致度算出回路の一実
施例の構成を示すブロック図である。

【図８】図７の実施例の動作を説明するタイミングチャ
ートである。

【図９】対象物の基準画像におけるパターン位置関係と
そのパターンデータの登録時のパターンメモリ内の対応
関係を示す説明図である。

【図１０】従来のパターン判定の原理を示す説明図であ
る。

【符号の説明】

１　　ビデオカメラ ２　　Ａ／Ｄ変換器 ３　　Ｄ／Ａ変換器 ５　　同期信号発生回路 ６　　回転シフト補正回路 ７　　パターンメモリ ８　　不一致度算出回路 ９　　ＣＰＵ １０　　入力インタフェース １１　　重心主軸角検出回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　予め対象物の基準画像を示す画像デー
   タが格納される記憶手段と、前記対象物の計測時に前記
   対象物の画像の基準位置からのずれに関する情報を供給
   する供給手段と、前記供給手段の出力に基づいて、前記
   計測時の前記対象物の画像の基準位置からのずれに対応
   する補正アドレス情報を発生する補正アドレス情報手段
   と、前記補正アドレス情報に基づいて前記記憶手段から
   読み出された画像データと前記計測時の前記対象物の画
   像との不一致度を算出する演算手段とを有することを特
   徴とする画像処理装置。