JPH0422224A - Ｙｃ分離回路 - Google Patents
Ｙｃ分離回路Info
- Publication number
- JPH0422224A JPH0422224A JP2127291A JP12729190A JPH0422224A JP H0422224 A JPH0422224 A JP H0422224A JP 2127291 A JP2127291 A JP 2127291A JP 12729190 A JP12729190 A JP 12729190A JP H0422224 A JPH0422224 A JP H0422224A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- delay element
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 claims abstract description 18
- 238000000926 separation method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000001934 delay Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 206010041235 Snoring Diseases 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
- Image Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジ呵ン受像機等で、複合映像信号やＹ
Ｃ分離された輝度信号・クロマ信号に含まれる白色雑音
を遅延素子を用いて除去する雑音除去回路に関するもの
である。
Ｃ分離された輝度信号・クロマ信号に含まれる白色雑音
を遅延素子を用いて除去する雑音除去回路に関するもの
である。
従来の技術
近年、雑音除去回路は、高ｍ質なテレビ映像が要求され
るＩ Ｄ Ｔ Ｖ （Ｉｍｐｒｏｖｅｄ Ｔｅ１ｅｖｉ
ｓｉｏｎ）に於いては、その不可欠な機能の一つとして
商品化されるようになってきた。ＩＤＴＶでは複合映像
信号を直接信号処理するのではなく、複合映像信号を輝
度信号とクロマ信号に分Ｍ（以下、ＹＣ分離と記す）し
各々の信号を個別に処理し高画質化を図っており、雑音
除去回路に於いてもＹＣ分離された輝度信号とクロマ信
号を個別に雑音除去している。ＩＤＴＶでの雑音除去回
路は、Ｉ ＤＴＶに具備している遅延素子を利用した巡
回型の雑音除去回路が一般的である。遅延素子を用いた
巡回型の雑音除去回路の従来例としては、「ノイズリデ
ューサ−高橋 テレビジラン学会誌 第３３巻第４号（
１９７９） ｐ、ｐ２９６〜３００」がある。
るＩ Ｄ Ｔ Ｖ （Ｉｍｐｒｏｖｅｄ Ｔｅ１ｅｖｉ
ｓｉｏｎ）に於いては、その不可欠な機能の一つとして
商品化されるようになってきた。ＩＤＴＶでは複合映像
信号を直接信号処理するのではなく、複合映像信号を輝
度信号とクロマ信号に分Ｍ（以下、ＹＣ分離と記す）し
各々の信号を個別に処理し高画質化を図っており、雑音
除去回路に於いてもＹＣ分離された輝度信号とクロマ信
号を個別に雑音除去している。ＩＤＴＶでの雑音除去回
路は、Ｉ ＤＴＶに具備している遅延素子を利用した巡
回型の雑音除去回路が一般的である。遅延素子を用いた
巡回型の雑音除去回路の従来例としては、「ノイズリデ
ューサ−高橋 テレビジラン学会誌 第３３巻第４号（
１９７９） ｐ、ｐ２９６〜３００」がある。
以下、図面を参照しながら、従来用いられているＹＣ分
離回路と雑音除去回路の一例について説明する。第２図
は、従来のＹＣ分離回路のブロック図を示すものである
。第２図においてｌは複合映像信号の入力端子、４．５
は入力された映像信号を１定期間遅延して出力する遅延
素子、６は遅延素子５の出力と複合映像信号入力端子１
の信号の和をとる加算器、７は加１器６の出力を％倍す
る１／２倍回路、８は遅延素子４の出力と％倍回路７の
出力との差をとる減算器、９は減算器８の出力をη倍す
る％倍回路、１０はクロマ信号の成分を抽出するバンド
パスフィルタ、１２は遅延素子４の出力とバンドパスフ
ィルタ１０の出力との差をとる減算器、３１はバンドパ
スフィルタｌＯの出力端子に接続されたクロマ信号の出
力端子、３２は減算器１２の出力端子に接続された輝度
信号の出力端子である。
離回路と雑音除去回路の一例について説明する。第２図
は、従来のＹＣ分離回路のブロック図を示すものである
。第２図においてｌは複合映像信号の入力端子、４．５
は入力された映像信号を１定期間遅延して出力する遅延
素子、６は遅延素子５の出力と複合映像信号入力端子１
の信号の和をとる加算器、７は加１器６の出力を％倍す
る１／２倍回路、８は遅延素子４の出力と％倍回路７の
出力との差をとる減算器、９は減算器８の出力をη倍す
る％倍回路、１０はクロマ信号の成分を抽出するバンド
パスフィルタ、１２は遅延素子４の出力とバンドパスフ
ィルタ１０の出力との差をとる減算器、３１はバンドパ
スフィルタｌＯの出力端子に接続されたクロマ信号の出
力端子、３２は減算器１２の出力端子に接続された輝度
信号の出力端子である。
第３図、第４図は、従来の雑音除去回路の一例であり、
第３図は輝度信号に対する雑音除去回路、第４図はクロ
マ信号に対する雑音除去回路である。
第３図は輝度信号に対する雑音除去回路、第４図はクロ
マ信号に対する雑音除去回路である。
図３に於いて、３３は輝度信号の入力端子、１６は入力
された輝度信号と遅延素子１７の出力との差をとる減算
器、１８は減算器１６の出力をに倍するに倍回路、１９
は入力された輝度信号とに倍回路１８の出力との和をと
る加算器、２０ば雑音除去された輝度信号の出力端子で
ある。第４図に於いて、３４はクロマ信号の入力端子、
２４は入力されたクロマ信号３４とインバータ２５の出
力との差をとる減算器、２５は遅延素子２６の出力を反
転するインバータ、２６は遅延素子、２７は減算器２４
の出力をに倍するに倍回路、２８はに倍回路２７の出力
と入力されたクロマ信号３４との和をとる加算器、３０
は雑音除去されたクロマ信号の出力端子である。
された輝度信号と遅延素子１７の出力との差をとる減算
器、１８は減算器１６の出力をに倍するに倍回路、１９
は入力された輝度信号とに倍回路１８の出力との和をと
る加算器、２０ば雑音除去された輝度信号の出力端子で
ある。第４図に於いて、３４はクロマ信号の入力端子、
２４は入力されたクロマ信号３４とインバータ２５の出
力との差をとる減算器、２５は遅延素子２６の出力を反
転するインバータ、２６は遅延素子、２７は減算器２４
の出力をに倍するに倍回路、２８はに倍回路２７の出力
と入力されたクロマ信号３４との和をとる加算器、３０
は雑音除去されたクロマ信号の出力端子である。
以上のように構成されたＹＣ分離回路と雑音除去回路に
ついて、以下その動作を説明する。まず、ＹＣ分離回路
では複合映像信号のクロマ成分がフレーム周期またはラ
イン周期で位相が反転することを利用する。第２回に於
いて、加算器６でクロマ成分が相殺され、減算器７でク
ロマ成分が大まかに抽出され、バンドパスフィルタ１０
でクロマ成分が抽出され、クロマ信号出力端子３１より
出力される。一方、輝度成分は減算器１２で複合映像信
号から上述した方法により抽出されたクロマ成分をひく
ことにより得られ、輝度信号出力端子３２より出力され
る、次に、雑音除去回路では、画像情報がフレーム周期
またはライン周期で自己相関性が非常に強いことと、ラ
ンダム性の雑音はそれらの周期で加算平均すると雑音成
分のエネルギーのみが低くなることとを利用してＳ／Ｎ
を改善している。
ついて、以下その動作を説明する。まず、ＹＣ分離回路
では複合映像信号のクロマ成分がフレーム周期またはラ
イン周期で位相が反転することを利用する。第２回に於
いて、加算器６でクロマ成分が相殺され、減算器７でク
ロマ成分が大まかに抽出され、バンドパスフィルタ１０
でクロマ成分が抽出され、クロマ信号出力端子３１より
出力される。一方、輝度成分は減算器１２で複合映像信
号から上述した方法により抽出されたクロマ成分をひく
ことにより得られ、輝度信号出力端子３２より出力され
る、次に、雑音除去回路では、画像情報がフレーム周期
またはライン周期で自己相関性が非常に強いことと、ラ
ンダム性の雑音はそれらの周期で加算平均すると雑音成
分のエネルギーのみが低くなることとを利用してＳ／Ｎ
を改善している。
第３図において、減算器１６で入力された輝度信号と一
周期前の雑音除去された信号との差をとることによりそ
の出力は雑音成分となり、Ｎ倍回路と加算器１９とで、
雑音成分の加算平均をとることにより雑音を除去し、輝
度信号出力端子２０より出力される。クロマ信号に関し
ては、一定周期で位相が反転するのでインバータ２５を
用いることにより輝度信号の雑音除去と同様にして雑音
除去が行われクロマ信号出力端子３０より出力される。
周期前の雑音除去された信号との差をとることによりそ
の出力は雑音成分となり、Ｎ倍回路と加算器１９とで、
雑音成分の加算平均をとることにより雑音を除去し、輝
度信号出力端子２０より出力される。クロマ信号に関し
ては、一定周期で位相が反転するのでインバータ２５を
用いることにより輝度信号の雑音除去と同様にして雑音
除去が行われクロマ信号出力端子３０より出力される。
以上のようにして、複合映像信号から雑音が除去された
輝度信号とクロマ信号を得ることができる。
輝度信号とクロマ信号を得ることができる。
発明が解決しようとする課題
しかしながら、上記のような構成では、映像信号の輪郭
部で高品質な映像が得られないという課題を有していた
。ここで、雑音除去回路の前後で輪郭補正などの処理を
行えば輪郭部の画質が改善されるが、これを実現するに
は遅延素子を増やす必要があり、コス［高くなったり遅
延量が大きくなるなどの問題が生してくる。
部で高品質な映像が得られないという課題を有していた
。ここで、雑音除去回路の前後で輪郭補正などの処理を
行えば輪郭部の画質が改善されるが、これを実現するに
は遅延素子を増やす必要があり、コス［高くなったり遅
延量が大きくなるなどの問題が生してくる。
本発明は上記問題に鑑み、遅延素子を増やすことなく、
ＹＣ分離で使用している遅延素子を用いて輪郭補正を行
い輪郭部での画質改善を図った雑音除去回路を捷供する
ものである。
ＹＣ分離で使用している遅延素子を用いて輪郭補正を行
い輪郭部での画質改善を図った雑音除去回路を捷供する
ものである。
課題を解決するための手段
上記課題を解決するために本発明の雑音除去回路は、複
合映像信号の入力端子およびＹＣ分離された輝度信号の
入力端子と、これらの入力端子より入力された映像信号
を入力映像信号制御信号により切り替える第１のスイッ
チと、第１のスイッチの出力端子に接続され、第１のス
イッチの出力を−・定期間遅延させる第１の遅延素子と
、第１の遅延素子に接続された第２の遅延素子と、第２
の遅延素子の出力と第１の遅延素子の入力の和をとる第
１の加算器と、第１の加算器の出力を２倍する第１の２
倍回路と、第１の遅延素子の出力と第１の１／２倍回路
の出力との差をとる第１の減算器と、第１の減算器の出
力をに倍する第２の各回路と、第２の２倍回路の出力端
子に接続されたバンドパスフィルタと、バンドパスフィ
ルタの出力と０人力とを入力映像信号制御信号により切
り替える第２のスイッチと、第１の遅延素子の出力と第
２のスイッチの出力との差をとる第２の減算器と、第２
の減算器の出力端子に接続されたローパスフィルタと、
ローパスフィルタの出力をＮ倍するＮ倍回路と、Ｎ倍回
路の出力と第１の減算器の出力との和をとる第２の加Ｘ
器と、第３の遅延素子の出力と第２の加算器の出力との
差をとる第３のｍ電器と、第３の減算器の出力をに倍す
る第１のに倍回路と、第１のに倍回路の出力と第２の加
算器の出力との和をとる第３の加算器と、第３の加算器
の出力端子に接続された第３の遅延素子と、第３の加算
器の出力端子に接続され雑音除去された輝度信号を出力
する出力端子と、ＹＣ分離されたクロマ信号の入力端子
と、バンドパスフィルタの出力とＹＣ分離されたクロマ
信号入力とを入力映像信号制御信号により切り替える第
３のスイッチと、第４の遅延素子の出力に接続されたイ
ンバータの出力と第３のスイッチの出力との差をとる第
４の減算器と、第４の減算器の出力をに倍する第２のに
倍回路と、第２のに倍回路の出力と第３のスイッチの出
力の和をとる第４の加算器と、第４の加算器の出力端子
に接続された第４の遅延素子と、第４の遅延素子の出力
と第４の加算器の出力とを入力映像信号制御信号により
切り替える第４のスイッチと、第４のスイッチの出力端
子に接続された雑音除去されたクロマ信号の出力端子と
いう構成を備えたものである。
合映像信号の入力端子およびＹＣ分離された輝度信号の
入力端子と、これらの入力端子より入力された映像信号
を入力映像信号制御信号により切り替える第１のスイッ
チと、第１のスイッチの出力端子に接続され、第１のス
イッチの出力を−・定期間遅延させる第１の遅延素子と
、第１の遅延素子に接続された第２の遅延素子と、第２
の遅延素子の出力と第１の遅延素子の入力の和をとる第
１の加算器と、第１の加算器の出力を２倍する第１の２
倍回路と、第１の遅延素子の出力と第１の１／２倍回路
の出力との差をとる第１の減算器と、第１の減算器の出
力をに倍する第２の各回路と、第２の２倍回路の出力端
子に接続されたバンドパスフィルタと、バンドパスフィ
ルタの出力と０人力とを入力映像信号制御信号により切
り替える第２のスイッチと、第１の遅延素子の出力と第
２のスイッチの出力との差をとる第２の減算器と、第２
の減算器の出力端子に接続されたローパスフィルタと、
ローパスフィルタの出力をＮ倍するＮ倍回路と、Ｎ倍回
路の出力と第１の減算器の出力との和をとる第２の加Ｘ
器と、第３の遅延素子の出力と第２の加算器の出力との
差をとる第３のｍ電器と、第３の減算器の出力をに倍す
る第１のに倍回路と、第１のに倍回路の出力と第２の加
算器の出力との和をとる第３の加算器と、第３の加算器
の出力端子に接続された第３の遅延素子と、第３の加算
器の出力端子に接続され雑音除去された輝度信号を出力
する出力端子と、ＹＣ分離されたクロマ信号の入力端子
と、バンドパスフィルタの出力とＹＣ分離されたクロマ
信号入力とを入力映像信号制御信号により切り替える第
３のスイッチと、第４の遅延素子の出力に接続されたイ
ンバータの出力と第３のスイッチの出力との差をとる第
４の減算器と、第４の減算器の出力をに倍する第２のに
倍回路と、第２のに倍回路の出力と第３のスイッチの出
力の和をとる第４の加算器と、第４の加算器の出力端子
に接続された第４の遅延素子と、第４の遅延素子の出力
と第４の加算器の出力とを入力映像信号制御信号により
切り替える第４のスイッチと、第４のスイッチの出力端
子に接続された雑音除去されたクロマ信号の出力端子と
いう構成を備えたものである。
作用
本発明は上記した構成によって遅延素子を増やすことな
く輪郭部での画質を改善し、映像信号の雑音を低減する
雑音除去回路を構成できる。また入力映像信号制御信号
によって４個のスイッチを連動させることにより入力信
号が複合映像信号であってもＹＣ分離された信号であっ
ても雑音除去回路から出力される輝度信号とクロマ信号
では遅延差が一生じない。
く輪郭部での画質を改善し、映像信号の雑音を低減する
雑音除去回路を構成できる。また入力映像信号制御信号
によって４個のスイッチを連動させることにより入力信
号が複合映像信号であってもＹＣ分離された信号であっ
ても雑音除去回路から出力される輝度信号とクロマ信号
では遅延差が一生じない。
実施例
以下、本発明の一実施例における雑音除去回路について
、図面を参照しながら説明する。第１図は、本発明の一
実施例における雑音除去回路のブロック図を示すもので
ある。第１図において１は複合映像信号の入力端子、２
はＹＣ分離された輝度信号の入力端子、３は入力端子１
，２の出力端子に接続され、入力映像信号制御信号２２
に従い二つの入力映像信号のどちらかを出力するスイッ
チ４．５は遅延素子、６は遅延素子５の出力とスイッチ
３の出力との和をとる加算器、７は加算器６の出力を％
倍する１／２倍回路、８は２倍回路７の出力と遅延素子
４の出力との差をとるＫＸ器、９は減算器８の出力を２
倍する２倍倍回路、１０はクロマ信号の成分を抽出する
バンドパスフィルタ、１１はバンドパスフィルタ１０の
出力か０かを入力映像信号制御信号２２に従い減算器１
２に出力するスイ・ソチ、１２は遅延素子４の出力とス
イ・ンチ１１の出力との差をとる減算器、１３は減算器
８の出力端子に接り１３の出力をＮ倍７するＮ倍回路、
１５はＮ倍回路１４の出力とＫＸ器１２の出力との和を
とる加算器、１６に倍回路、１９は加算器１５の出力と
に倍回路１８との出力の和をとる加算器、２０は雑音除
去された輝度信号の出力端子、２１はＹＣ分離されたク
ロマ信号の入力端子、２２はスイッチ３・１１・２３・
２９を切り替える入力映像信号制御信号の入力端子、２
３はバンドパスフィルタ１０の出力かＹＣ分離クロマ信
号２１かを入力映像信号制御信号２２に従い出力するス
イッチ、２４はスイッチ２３の出力とインバータ２５の
出力どの差をとる減算器、２５は遅延素子２６の出力を
反転するインバータ、２６は遅延素子、２７は減算器２
４の出力をに倍するに倍回路、２８はに倍回路２７の出
力とスイッチ２３の出力との和をとる加算器、２９は加
算器２８の出力か遅延素子２６の出力かを入力映像信号
制御信号２２に従い出力するスイッチ、３０は雑音除去
されたクロマ信号の出力端子である。
、図面を参照しながら説明する。第１図は、本発明の一
実施例における雑音除去回路のブロック図を示すもので
ある。第１図において１は複合映像信号の入力端子、２
はＹＣ分離された輝度信号の入力端子、３は入力端子１
，２の出力端子に接続され、入力映像信号制御信号２２
に従い二つの入力映像信号のどちらかを出力するスイッ
チ４．５は遅延素子、６は遅延素子５の出力とスイッチ
３の出力との和をとる加算器、７は加算器６の出力を％
倍する１／２倍回路、８は２倍回路７の出力と遅延素子
４の出力との差をとるＫＸ器、９は減算器８の出力を２
倍する２倍倍回路、１０はクロマ信号の成分を抽出する
バンドパスフィルタ、１１はバンドパスフィルタ１０の
出力か０かを入力映像信号制御信号２２に従い減算器１
２に出力するスイ・ソチ、１２は遅延素子４の出力とス
イ・ンチ１１の出力との差をとる減算器、１３は減算器
８の出力端子に接り１３の出力をＮ倍７するＮ倍回路、
１５はＮ倍回路１４の出力とＫＸ器１２の出力との和を
とる加算器、１６に倍回路、１９は加算器１５の出力と
に倍回路１８との出力の和をとる加算器、２０は雑音除
去された輝度信号の出力端子、２１はＹＣ分離されたク
ロマ信号の入力端子、２２はスイッチ３・１１・２３・
２９を切り替える入力映像信号制御信号の入力端子、２
３はバンドパスフィルタ１０の出力かＹＣ分離クロマ信
号２１かを入力映像信号制御信号２２に従い出力するス
イッチ、２４はスイッチ２３の出力とインバータ２５の
出力どの差をとる減算器、２５は遅延素子２６の出力を
反転するインバータ、２６は遅延素子、２７は減算器２
４の出力をに倍するに倍回路、２８はに倍回路２７の出
力とスイッチ２３の出力との和をとる加算器、２９は加
算器２８の出力か遅延素子２６の出力かを入力映像信号
制御信号２２に従い出力するスイッチ、３０は雑音除去
されたクロマ信号の出力端子である。
以」二のように構成された雑音除去回路について、以下
その動作を説明する。上記の雑音除去回路は前述した従
来のＶＣ分離回路と輝度信号用の雑音除去回路とクロマ
信号用の雑音除去回路を組み合わせ、新たに輪郭補正を
行うためのローパスフィルタ１３とＮ倍回路１４を付は
加えたものである。
その動作を説明する。上記の雑音除去回路は前述した従
来のＶＣ分離回路と輝度信号用の雑音除去回路とクロマ
信号用の雑音除去回路を組み合わせ、新たに輪郭補正を
行うためのローパスフィルタ１３とＮ倍回路１４を付は
加えたものである。
第５図に輪郭補正回路のブロック図を示す。
第５図に於いて３５は映像信号入力端子、４・５は遅延
素子、６は端子３５より入力された映像信号と遅延素子
５の出力との和をとる加算器、７は加算器６の出力を２
する２倍回路、８ば遅延素子４の出力と２倍回路７の出
力との差をとる減算器、１３はローパスフィルタ、１４
はローパスフィルタ１３の出力をＮ倍するＮ倍回路、１
５はＮ倍回路１４の出力と遅延素子４との和をとる加算
器、３６は輪部補正信号出力端子である。
素子、６は端子３５より入力された映像信号と遅延素子
５の出力との和をとる加算器、７は加算器６の出力を２
する２倍回路、８ば遅延素子４の出力と２倍回路７の出
力との差をとる減算器、１３はローパスフィルタ、１４
はローパスフィルタ１３の出力をＮ倍するＮ倍回路、１
５はＮ倍回路１４の出力と遅延素子４との和をとる加算
器、３６は輪部補正信号出力端子である。
以上のように構成された輪郭補正回路について、以下そ
の動作を説明する。第５図に於いて減算器８の出力は入
力された映像信号の輪部成分であり、ローパスフィルタ
１３を通ずことにより輪郭部の雑音が若干除去され、更
にＮ倍回路１４でローパスフィルタ１３の出力をＮ倍し
、加算器１５で遅延素子４の出力との和をとることによ
り輪郭補正が行われ輪部補正映像出力端子３Ｇに出力さ
れる。ここで、ＹＣ分離回路の二つの遅延素子と輪郭補
正回路の二つの遅延素子を共用することにより遅延素子
を増やさずに輪郭補正を行うことができる。
の動作を説明する。第５図に於いて減算器８の出力は入
力された映像信号の輪部成分であり、ローパスフィルタ
１３を通ずことにより輪郭部の雑音が若干除去され、更
にＮ倍回路１４でローパスフィルタ１３の出力をＮ倍し
、加算器１５で遅延素子４の出力との和をとることによ
り輪郭補正が行われ輪部補正映像出力端子３Ｇに出力さ
れる。ここで、ＹＣ分離回路の二つの遅延素子と輪郭補
正回路の二つの遅延素子を共用することにより遅延素子
を増やさずに輪郭補正を行うことができる。
また、第１図に於いてＹＣ分離された輝度信号２と複合
映像信号１とをスイッチ３で切り替えるのは、どちらの
入力に対しても同一の輪郭補正を行うためである。スイ
ッチ１１はＹＣ分離された輝度信号１に対してはＹＣ分
離に於けるクロマ成分の抽出は不要なのでクロマ成分を
０にするように動作する。スイッチ２３はスイッチ３で
ＹＣ分離された輝度信号が入力された場合にＹＣ分離さ
れたクロマ信号を入力するものであり、スイッチ２９は
ＹＣ分離された信号が入力された場合に輝度信号とクロ
マ信号とで遅延量を同一にするためのものである。なお
、これらの４個のスイッチは入力映像信号制御信号２２
により連動して動作するようになっている。
映像信号１とをスイッチ３で切り替えるのは、どちらの
入力に対しても同一の輪郭補正を行うためである。スイ
ッチ１１はＹＣ分離された輝度信号１に対してはＹＣ分
離に於けるクロマ成分の抽出は不要なのでクロマ成分を
０にするように動作する。スイッチ２３はスイッチ３で
ＹＣ分離された輝度信号が入力された場合にＹＣ分離さ
れたクロマ信号を入力するものであり、スイッチ２９は
ＹＣ分離された信号が入力された場合に輝度信号とクロ
マ信号とで遅延量を同一にするためのものである。なお
、これらの４個のスイッチは入力映像信号制御信号２２
により連動して動作するようになっている。
発明の効果
以上のように本発明は、複合映像信号の入力端子とＹＣ
分離された輝度信号の入力端子と、これらの入力端子よ
り入力された映像春信号を入力映像信号制御信号により
切り替える第１スイツチと、第１のスイッチの出力端子
に接続され、第１のスイッチの出力を一定期間遅延させ
る第１の遅延素子と、第１の遅延素子に接続された第２
の遅延素子と、第２の遅延素子の出力と第１の遅延素子
の入力の和をとる第１の加算器と、第１の加算器の出力
を％倍する第１の２倍回路と、第１の遅延素子の出力と
第１の％倍回路の出力との差をとる第１の減算器と、第
１の減算器の出力をＡ倍する第２の２倍回路と、第２の
１／２倍回路の出力端子に接続されたバントパスフィル
タと、バントパスフィルタの出力とＯ入力とを入力映像
信号制御信号により切り替える第２のスイッチと、第１
の遅延素子の出力と第２のスイッチの出力との差をとる
第２のｔｌｒｊ、′ｌｔ器と、第２の減算器の出力端子
に接続されたローパスフィルタとローパスフィルタの出
力端子に接続されローパスフィルタの出力をＮ倍するＮ
倍回路と、Ｎ倍回路の出力と第１の減算器の出力との和
をとる第２の加算器と、第３の遅延素子の出力と第２の
加算器の出力との差をとる第３の減算器と、第３の減算
器の出力をに倍する第１のに倍回路と、第１のに倍回路
の出力と輝度信号補正回路の出力との和をとる第３の加
算器と、第３の加算器の出力端子に接続された第３の遅
延素子と、第３の加算器の出力端子に接続され雑音除去
された輝度信号を出力する出力端子と、ＹＣ分離された
クロマ信号の入力端子と、バンドパスフィルタの出力と
ＹＣ分離されたクロマ信号人力とを入力映像信号制御信
号により切り替える第３のスイッチと、第４の遅延素子
の出力に接続されたインバータの出力と第３のスイッチ
の出力との差をとる第４の減算器と、第４の減算器の出
力をに倍する第２のに倍回路と、第２のに倍回路の出力
と第３のスイッチの出力の和をとる第４の加算器と、第
４の加算器の出力端子に接続された第４の遅延素子と、
第４の遅延素子の出力と第４の加算器の出力とを入力映
像信号制御信号により切り替える第４のスイッチと、第
４のスイッチの出力端子に接続された雑音除去されたク
ロマ信号の出力端子とを備えることにより、遅延素子を
増やさずに輪郭部の画質改善を図った雑音除去が行え、
更に入力映像信号制御信号に従い連動して動作する４個
のスイッチを用いることにより複合映像信号やＹＣ分離
された映像信号が入力された場合でも雑音除去回路より
出力される輝度信号とクロマ信号には遅延差が生じない
雑音除去回路を構成することができる。
分離された輝度信号の入力端子と、これらの入力端子よ
り入力された映像春信号を入力映像信号制御信号により
切り替える第１スイツチと、第１のスイッチの出力端子
に接続され、第１のスイッチの出力を一定期間遅延させ
る第１の遅延素子と、第１の遅延素子に接続された第２
の遅延素子と、第２の遅延素子の出力と第１の遅延素子
の入力の和をとる第１の加算器と、第１の加算器の出力
を％倍する第１の２倍回路と、第１の遅延素子の出力と
第１の％倍回路の出力との差をとる第１の減算器と、第
１の減算器の出力をＡ倍する第２の２倍回路と、第２の
１／２倍回路の出力端子に接続されたバントパスフィル
タと、バントパスフィルタの出力とＯ入力とを入力映像
信号制御信号により切り替える第２のスイッチと、第１
の遅延素子の出力と第２のスイッチの出力との差をとる
第２のｔｌｒｊ、′ｌｔ器と、第２の減算器の出力端子
に接続されたローパスフィルタとローパスフィルタの出
力端子に接続されローパスフィルタの出力をＮ倍するＮ
倍回路と、Ｎ倍回路の出力と第１の減算器の出力との和
をとる第２の加算器と、第３の遅延素子の出力と第２の
加算器の出力との差をとる第３の減算器と、第３の減算
器の出力をに倍する第１のに倍回路と、第１のに倍回路
の出力と輝度信号補正回路の出力との和をとる第３の加
算器と、第３の加算器の出力端子に接続された第３の遅
延素子と、第３の加算器の出力端子に接続され雑音除去
された輝度信号を出力する出力端子と、ＹＣ分離された
クロマ信号の入力端子と、バンドパスフィルタの出力と
ＹＣ分離されたクロマ信号人力とを入力映像信号制御信
号により切り替える第３のスイッチと、第４の遅延素子
の出力に接続されたインバータの出力と第３のスイッチ
の出力との差をとる第４の減算器と、第４の減算器の出
力をに倍する第２のに倍回路と、第２のに倍回路の出力
と第３のスイッチの出力の和をとる第４の加算器と、第
４の加算器の出力端子に接続された第４の遅延素子と、
第４の遅延素子の出力と第４の加算器の出力とを入力映
像信号制御信号により切り替える第４のスイッチと、第
４のスイッチの出力端子に接続された雑音除去されたク
ロマ信号の出力端子とを備えることにより、遅延素子を
増やさずに輪郭部の画質改善を図った雑音除去が行え、
更に入力映像信号制御信号に従い連動して動作する４個
のスイッチを用いることにより複合映像信号やＹＣ分離
された映像信号が入力された場合でも雑音除去回路より
出力される輝度信号とクロマ信号には遅延差が生じない
雑音除去回路を構成することができる。
第１図は本発明の一実施例における雑音除去回路のプロ
・ンク図、第２図は従来例におけるＹＣ分離回路のブロ
ック図、第３図は輝度信号の雑音除去回路のブロック図
、第４図はクロマ信号の雑音除去回路のブロック図、第
５図は輪郭補正回路のブロック図である。 ｌ・・・・・・複合映像信号の入力端子、２・・・・・
・ＹＣ分離された輝度信号の入力端子、３．１１．２１
．２３゜２９・・・・・・スイッチ、４． ５．１７．
２６・・・・・・遅延素子、６、１５．１９．２８・・
・・・・加算器、７．９・・・・・・１／２倍回路、８
、１２．１６．２４・・・・・・ｆＩＩｉＸ器、１０・
・・・・・バンドパスフィルタ、１３・・・・・・ロー
パスフィルタ、１４・・・・・・Ｎ倍回路、１８．２７
・・・・・・Ｋ倍回路、２０・・・・・・雑音除去され
た輝度信号の出力端子、２１・・・・・・ＹＣ分離され
たクロマ信号の入力端子、２２・・・・・・入力映像信
号制御信号入力端子、２５・・・・・・インバータ、３
０・・・・・・雑音除去されたクロマ信号の出力端子、
３１・・・・・・クロマ信号の出力端子、３２・・・・
・・輝度信号の出力端子、３３・・・・・・輝度信号の
入力端子、３４・・・・−・クロマ信号の入力端子、３
５・・・・・・映像信号の入力端子、３６・・・・・・
輪郭補正信号の出力端子。 代理人の氏名 弁理士 粟野重孝 はか１名クロマ有１
を人力鼾
・ンク図、第２図は従来例におけるＹＣ分離回路のブロ
ック図、第３図は輝度信号の雑音除去回路のブロック図
、第４図はクロマ信号の雑音除去回路のブロック図、第
５図は輪郭補正回路のブロック図である。 ｌ・・・・・・複合映像信号の入力端子、２・・・・・
・ＹＣ分離された輝度信号の入力端子、３．１１．２１
．２３゜２９・・・・・・スイッチ、４． ５．１７．
２６・・・・・・遅延素子、６、１５．１９．２８・・
・・・・加算器、７．９・・・・・・１／２倍回路、８
、１２．１６．２４・・・・・・ｆＩＩｉＸ器、１０・
・・・・・バンドパスフィルタ、１３・・・・・・ロー
パスフィルタ、１４・・・・・・Ｎ倍回路、１８．２７
・・・・・・Ｋ倍回路、２０・・・・・・雑音除去され
た輝度信号の出力端子、２１・・・・・・ＹＣ分離され
たクロマ信号の入力端子、２２・・・・・・入力映像信
号制御信号入力端子、２５・・・・・・インバータ、３
０・・・・・・雑音除去されたクロマ信号の出力端子、
３１・・・・・・クロマ信号の出力端子、３２・・・・
・・輝度信号の出力端子、３３・・・・・・輝度信号の
入力端子、３４・・・・−・クロマ信号の入力端子、３
５・・・・・・映像信号の入力端子、３６・・・・・・
輪郭補正信号の出力端子。 代理人の氏名 弁理士 粟野重孝 はか１名クロマ有１
を人力鼾
Claims (1)
- 【特許請求の範囲】 複合映像信号の入力端子およびＹＣ分離された輝度信号
の入力端子と、 これらの入力端子より入力された映像信号を入力映像信
号制御信号により切り替える第１のスイッチと、 第１のスイッチの出力端子に接続され、第１のスイッチ
の出力信号を一定期間遅延させる第１の遅延素子と、 第１の遅延素子に接続された第２の遅延素子と、第２の
遅延素子の出力信号と第１の遅延素子の入力信号の和を
とる第１の加算器と、 第１の加算器の出力信号を１／２倍する第１の１／２倍
回路と、 第１の遅延素子の出力信号と第１の１／２倍回路の出力
信号との差をとる第１の減算器と、 第１の減算器の出力信号をに倍する第２の１／２回路と
、 第２の１／２倍回路の出力端子に接続されたバントパス
フィルタと、 バンドパスフィルタの出力信号と０入力信号とを入力映
像信号制御信号により切り替える第２のスイッチと、 第１の遅延素子の出力信号と第２のスイッチの出力信号
との差をとる第２の減算器と、 第２の減算器の出力端子に接続されたローパスフィルタ
と、 ローパスフィルタの出力端子に接続されローパスフィル
タの出力信号をＮ倍するＮ倍回路と、Ｎ倍回路の出力信
号と第１の減算器の出力信号との和をとる第２の加算器
と、 第３の遅延素子の出力信号と第２の加算器の出力信号と
の差をとる第３の減算器と、 第３の減算器の出力信号をに倍する第１のＫ倍回路と、 第１のＫ倍回路の出力信号と輝度信号補正回路の出力信
号との和をとる第３の加算器と、 第３の加算器の出力端子に接続された第３の遅延素子と
、 第３の加算器の出力端子に接続され雑音除去された輝度
信号を出力する出力端子と、 ＹＣ分離されたクロマ信号の入力端子と、 バンドパスフィルタの出力信号とＹＣ分離されたクロマ
信号入力とを入力映像信号制御信号により切り替える第
３のスイッチと、 第４の遅延素子の出力端子に接続されたインバータの出
力信号と第３のスイッチの出力信号との差をとる第４の
減算器と、 第４の減算器の出力信号をＫ倍する第２のＫ倍回路と、 第２のＫ倍回路の出力信号と第３のスイッチの出力信号
の和をとる第４の加算器と、 第４の加算器の出力端子に接続された第４の遅延素子と
、 第４の遅延素子の出力信号と第４の加算器の出力信号と
を入力映像信号制御信号により切り替える第４のスイッ
チと、 第４のスイッチの出力端子に接続された雑音除去された
クロマ信号の出力端子とを備えたことを特徴とする雑音
除去回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127291A JP2574515B2 (ja) | 1990-05-16 | 1990-05-16 | Ｙｃ分離回路 |
| US07/697,396 US5177600A (en) | 1990-05-16 | 1991-05-09 | Noise reduction circuit |
| KR1019910007646A KR950005059B1 (ko) | 1990-05-16 | 1991-05-13 | 잡음제거회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127291A JP2574515B2 (ja) | 1990-05-16 | 1990-05-16 | Ｙｃ分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0422224A true JPH0422224A (ja) | 1992-01-27 |
| JP2574515B2 JP2574515B2 (ja) | 1997-01-22 |
Family
ID=14956332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2127291A Expired - Lifetime JP2574515B2 (ja) | 1990-05-16 | 1990-05-16 | Ｙｃ分離回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5177600A (ja) |
| JP (1) | JP2574515B2 (ja) |
| KR (1) | KR950005059B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010008011A1 (ja) * | 2008-07-15 | 2010-01-21 | 日本ビクター株式会社 | 画質改善装置及び方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278638A (en) * | 1991-09-30 | 1994-01-11 | Pioneer Electronic Corporation | Noise reducing circuit for images |
| JPH0662325A (ja) * | 1992-08-11 | 1994-03-04 | Toshiba Corp | 固体撮像素子を使用した撮像装置 |
| JPH06327028A (ja) * | 1993-03-17 | 1994-11-25 | Sanyo Electric Co Ltd | カラーバースト信号を利用する調整回路 |
| DE4309351A1 (de) * | 1993-03-23 | 1994-09-29 | Nokia Deutschland Gmbh | Eine Übertragungsanordnung einer bestimmten Übertragungsbandbreite mit einer nachgeschalteten Entzerreranordnung |
| JP2740113B2 (ja) * | 1993-06-30 | 1998-04-15 | 株式会社東芝 | クロマノイズリダクション装置 |
| US5446503A (en) * | 1994-04-11 | 1995-08-29 | Mitsubishi Semiconductor America, Inc. | Vertical detail enhancement with stepped return coring |
| KR100219155B1 (ko) * | 1996-09-11 | 1999-09-01 | 윤종용 | 디지탈/아날로그 변환장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01269388A (ja) * | 1988-04-21 | 1989-10-26 | Nec Home Electron Ltd | 垂直輪郭補正回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153892A (en) * | 1980-04-28 | 1981-11-28 | Sony Corp | Comb type filter |
| JPH06105984B2 (ja) * | 1985-12-17 | 1994-12-21 | パイオニア株式会社 | Ｙ−ｃ分離回路 |
| JPH0720265B2 (ja) * | 1988-11-04 | 1995-03-06 | 三菱電機株式会社 | 映像信号処理回路 |
| JP2773900B2 (ja) * | 1989-06-07 | 1998-07-09 | 池上通信機 株式会社 | Ｎｔｓｃカラーテレビジョンカメラの映像処理装置 |
-
1990
- 1990-05-16 JP JP2127291A patent/JP2574515B2/ja not_active Expired - Lifetime
-
1991
- 1991-05-09 US US07/697,396 patent/US5177600A/en not_active Expired - Fee Related
- 1991-05-13 KR KR1019910007646A patent/KR950005059B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01269388A (ja) * | 1988-04-21 | 1989-10-26 | Nec Home Electron Ltd | 垂直輪郭補正回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010008011A1 (ja) * | 2008-07-15 | 2010-01-21 | 日本ビクター株式会社 | 画質改善装置及び方法 |
| US8363166B2 (en) | 2008-07-15 | 2013-01-29 | JVC Kenwood Corporation | Image quality improving device and method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950005059B1 (ko) | 1995-05-17 |
| KR910021118A (ko) | 1991-12-20 |
| JP2574515B2 (ja) | 1997-01-22 |
| US5177600A (en) | 1993-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4646138A (en) | Video signal recursive filter with luma/chroma separation | |
| JPH0422224A (ja) | Ｙｃ分離回路 | |
| CA1225144A (en) | Piecewise linear digital video signal processing apparatus | |
| JPH01248893A (ja) | 雑音除去装置 | |
| JPH06113323A (ja) | Ｙｃ分離回路 | |
| JPH0348715B2 (ja) | ||
| JP2574803B2 (ja) | カラ−テレビジョン信号の雑音軽減回路 | |
| JPS6272290A (ja) | 高画質テレビジヨンｙ／ｃ分離装置 | |
| JPS62171282A (ja) | 相関適応式雑音低減装置 | |
| JP2512228B2 (ja) | ノイズ除去回路 | |
| JP2986194B2 (ja) | 映像信号処理装置 | |
| JPH0580867B2 (ja) | ||
| JPS6057793A (ja) | 動き検出回路 | |
| JPH01206793A (ja) | 相関検出回路 | |
| JPH01251982A (ja) | Ｙ／ｃ分離方法 | |
| JP2768550B2 (ja) | 雑音除去装置 | |
| WO1998036578A1 (en) | Video signal luminance and chrominance separation | |
| JPH01293790A (ja) | 映像信号処理回路 | |
| JPH04328988A (ja) | 映像信号処理装置 | |
| JPS6069997A (ja) | ノイズ軽減回路 | |
| JPH0380787A (ja) | 適応型ノッチフィルタ | |
| JPS63111772A (ja) | 雑音低減回路 | |
| JPH0358675A (ja) | デジタル比較器 | |
| JPH0767128A (ja) | コム・フィルタ用垂直相関器 | |
| JPS63105575A (ja) | 動き適応型雑音除去装置 |