JPH04218967A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04218967A JPH04218967A JP3081511A JP8151191A JPH04218967A JP H04218967 A JPH04218967 A JP H04218967A JP 3081511 A JP3081511 A JP 3081511A JP 8151191 A JP8151191 A JP 8151191A JP H04218967 A JPH04218967 A JP H04218967A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- bonding pad
- layer
- electrodes
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000000605 extraction Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。
【０００２】
【従来の技術】半導体装置たとえばトランジスタでは、
半導体基板の表面にベ−スを、又そのベ−スの表面にエ
ミッタをそれぞれ拡散によって形成してから、これらの
各伝導型領域を含む前記半導体基板の表面を酸化膜で覆
い、更にこの酸化膜にあけられたコンタクトホ−ルを介
してアルミニウムのような電極をベ−ス、エミッタの各
伝導型領域に接続するとともに、前記酸化膜の表面にま
で延長して引出電極とする構成はよく知られている。図
４は上記した従来のＮＰＮトランジスタを示し、１は基
板、２はベ−ス、３はエミッタ、４は酸化シリコンのよ
うな酸化膜、５，６は酸化膜４にあけられたコンタクト
ホ−ルを介してベ−ス２、エミッタ３に接続されたアル
ミニウムからなる引出電極である。
半導体基板の表面にベ−スを、又そのベ−スの表面にエ
ミッタをそれぞれ拡散によって形成してから、これらの
各伝導型領域を含む前記半導体基板の表面を酸化膜で覆
い、更にこの酸化膜にあけられたコンタクトホ−ルを介
してアルミニウムのような電極をベ−ス、エミッタの各
伝導型領域に接続するとともに、前記酸化膜の表面にま
で延長して引出電極とする構成はよく知られている。図
４は上記した従来のＮＰＮトランジスタを示し、１は基
板、２はベ−ス、３はエミッタ、４は酸化シリコンのよ
うな酸化膜、５，６は酸化膜４にあけられたコンタクト
ホ−ルを介してベ−ス２、エミッタ３に接続されたアル
ミニウムからなる引出電極である。
【０００３】
【発明が解決しようとする課題】しかし、このような構
成によると、引出電極５，６を形成したあとでも、トラ
ンジスタとして完成するまでに種々の熱が加えられるこ
とがあり、更にはトランジスタの使用中でも自己発熱又
は外部からの熱を受けて、引出電極５，６のアルミニウ
ム成分が酸化膜４内に拡散しやすくなる。この拡散によ
って酸化膜４は次第に導電性を帯びることになるので、
等価的に酸化膜４が次第に薄くなったことになり、これ
が引出電極５，６とシリコンとの間の耐圧の低下の原因
となる。特に、同一の電極材料で前記引出電極５，６と
連なるボンディングパッド電極の部分はコンタクトホ−
ル周辺に比して高い電圧が印加されるので、耐圧を充分
に確保しておく必要がある。
成によると、引出電極５，６を形成したあとでも、トラ
ンジスタとして完成するまでに種々の熱が加えられるこ
とがあり、更にはトランジスタの使用中でも自己発熱又
は外部からの熱を受けて、引出電極５，６のアルミニウ
ム成分が酸化膜４内に拡散しやすくなる。この拡散によ
って酸化膜４は次第に導電性を帯びることになるので、
等価的に酸化膜４が次第に薄くなったことになり、これ
が引出電極５，６とシリコンとの間の耐圧の低下の原因
となる。特に、同一の電極材料で前記引出電極５，６と
連なるボンディングパッド電極の部分はコンタクトホ−
ル周辺に比して高い電圧が印加されるので、耐圧を充分
に確保しておく必要がある。
【０００４】本発明は特にボンディングパッド電極と半
導体基板との間のボンディングパッド電極等の酸化膜へ
の拡散に基づく耐圧の低下を防ぐことを目的とする。
導体基板との間のボンディングパッド電極等の酸化膜へ
の拡散に基づく耐圧の低下を防ぐことを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、半導体基板の表面に形成された伝導型領
域と、前記伝導型領域を含む前記半導体基板の表面に形
成された酸化膜と、前記酸化膜にあけられたコンタクト
ホ−ルを介して前記伝導型領域に連なるとともに前記酸
化膜上における前記コンタクトホ−ルから離れた位置に
ボンディングパッド電極を形成する導電性材料から成る
導電部とを備えた半導体装置において、ボンディングパ
ッド電極と酸化膜との間に前記導電性材料よりも不活性
の層を設けた構成としている。
め本発明では、半導体基板の表面に形成された伝導型領
域と、前記伝導型領域を含む前記半導体基板の表面に形
成された酸化膜と、前記酸化膜にあけられたコンタクト
ホ−ルを介して前記伝導型領域に連なるとともに前記酸
化膜上における前記コンタクトホ−ルから離れた位置に
ボンディングパッド電極を形成する導電性材料から成る
導電部とを備えた半導体装置において、ボンディングパ
ッド電極と酸化膜との間に前記導電性材料よりも不活性
の層を設けた構成としている。
【０００６】また本発明では半導体装置の表面に形成さ
れた伝導型領域と、前記伝導型領域を含む前記半導体基
板の表面に形成された酸化膜と、前記酸化膜上に形成さ
れたボンディングパッド電極とを備える半導体装置にお
いて、ボンディングパッド電極と酸化膜との間に前記導
電性材料よりも不活性の層を設けた構成としている。
れた伝導型領域と、前記伝導型領域を含む前記半導体基
板の表面に形成された酸化膜と、前記酸化膜上に形成さ
れたボンディングパッド電極とを備える半導体装置にお
いて、ボンディングパッド電極と酸化膜との間に前記導
電性材料よりも不活性の層を設けた構成としている。
【０００７】
【作用】このような構成によると、ボンディングパッド
電極と酸化膜との間にポリシリコン等より成る不活性の
層が形成されているので、ボンディングパッド電極が加
熱されても、このボンディングパッド電極を構成してい
るアルミニウム等の導電性材料成分が、不活性の層によ
って酸化膜内に拡散されていくのを阻止することができ
るようになる。また、ボンディングパッド電極上にワイ
ヤを接合する作業を行なう場合、前記ポリシリコン層が
存しない従来の半導体装置では衝撃力を加えると、ショ
ックで酸化膜がクラックを生じることがあるが、本発明
の如く、たとえばポリシリコンの層を酸化膜とボンディ
ングパッド電極との間に介在させた場合は、この層が酸
化膜よりも軟らかいこともあって、衝撃力を吸収し、緩
衝材として働くので、酸化膜を破損する事態が回避され
る。またウエハとしての完成品の状態でのチェックでは
プロ−ブ（測定針）でボンディングパッドを突くことが
行なわれるが、その際にプロ−ブがボンディングパッド
をめくってしまい、その下に存する酸化膜まで達するが
、そうなるとボンディディングパッド電極との接触がと
り難くなってしまうが、本発明の如くボンディングパッ
ドの下にポリシリコンの層が介在する場合には、この層
によって、そのような不具合は阻止される。
電極と酸化膜との間にポリシリコン等より成る不活性の
層が形成されているので、ボンディングパッド電極が加
熱されても、このボンディングパッド電極を構成してい
るアルミニウム等の導電性材料成分が、不活性の層によ
って酸化膜内に拡散されていくのを阻止することができ
るようになる。また、ボンディングパッド電極上にワイ
ヤを接合する作業を行なう場合、前記ポリシリコン層が
存しない従来の半導体装置では衝撃力を加えると、ショ
ックで酸化膜がクラックを生じることがあるが、本発明
の如く、たとえばポリシリコンの層を酸化膜とボンディ
ングパッド電極との間に介在させた場合は、この層が酸
化膜よりも軟らかいこともあって、衝撃力を吸収し、緩
衝材として働くので、酸化膜を破損する事態が回避され
る。またウエハとしての完成品の状態でのチェックでは
プロ−ブ（測定針）でボンディングパッドを突くことが
行なわれるが、その際にプロ−ブがボンディングパッド
をめくってしまい、その下に存する酸化膜まで達するが
、そうなるとボンディディングパッド電極との接触がと
り難くなってしまうが、本発明の如くボンディングパッ
ドの下にポリシリコンの層が介在する場合には、この層
によって、そのような不具合は阻止される。
【０００８】
【実施例】本発明の第１実施例を図１及び図２により説
明する。なお、図４と同じ符号を付した部分は、同一又
は対応する部分を示す。同図において、７は引出電極５
，６やボンディングパッド電極８，９を構成しているア
ルミニウムよりも不活性の層、すなわちポリシリコンか
らなる層である。そして、前記のように酸化膜４を形成
したあと、その表面の引出電極５，６やボンディングパ
ッド電極８，９の形成箇所に酸化膜４を覆うように層７
を形成する。そのあと層７の表面に、引出電極５，６及
びボンディングパッド電極８，９を蒸着等によって形成
する。なお層７の形成は気相成長法によるとよい。
明する。なお、図４と同じ符号を付した部分は、同一又
は対応する部分を示す。同図において、７は引出電極５
，６やボンディングパッド電極８，９を構成しているア
ルミニウムよりも不活性の層、すなわちポリシリコンか
らなる層である。そして、前記のように酸化膜４を形成
したあと、その表面の引出電極５，６やボンディングパ
ッド電極８，９の形成箇所に酸化膜４を覆うように層７
を形成する。そのあと層７の表面に、引出電極５，６及
びボンディングパッド電極８，９を蒸着等によって形成
する。なお層７の形成は気相成長法によるとよい。
【０００９】このように構成すると、引出電極５，６及
びボンディングパッド電極８，９と酸化膜４との間に、
層７が介在することになるので、引出電極５，６及びボ
ンディングパッド電極８，９のアルミニウム成分が酸化
膜４に拡散していくのを、層７が阻止する。そのため、
酸化膜４の耐圧低下はこれをもって防止することができ
るようになる。
びボンディングパッド電極８，９と酸化膜４との間に、
層７が介在することになるので、引出電極５，６及びボ
ンディングパッド電極８，９のアルミニウム成分が酸化
膜４に拡散していくのを、層７が阻止する。そのため、
酸化膜４の耐圧低下はこれをもって防止することができ
るようになる。
【００１０】なお、本実施例では特にボンディングパッ
ド電極８，９を有するトランジスタについて、上述の層
７を設けているので、上述した耐圧に関する利点だけで
なく、以下のような利点も享受できる。まず、ボンディ
ングパッド電極８，９では、たとえば金（Ａｕ）材料よ
りなるワイヤと同じく金材料よりなるボ−ルを２００°
Ｃ位の温度に加熱したのち、上から衝撃力を加えること
によってボンディングパッド電極８，９上にワイヤを接
合する作業を行なうが、前記層７が存しない従来の半導
体装置では衝撃力を加えるときに、ショックで酸化膜４
にクラックを生じることがあるが、本実施例の如く、た
とえばポリシリコンの層７を酸化膜４とボンディングパ
ッド電極８，９との間に介在させた場合は、この層７が
酸化膜４よりも軟らかいこともあって、衝撃力を吸収し
、緩衝材として働くので、酸化膜４を破損する事態が回
避される。
ド電極８，９を有するトランジスタについて、上述の層
７を設けているので、上述した耐圧に関する利点だけで
なく、以下のような利点も享受できる。まず、ボンディ
ングパッド電極８，９では、たとえば金（Ａｕ）材料よ
りなるワイヤと同じく金材料よりなるボ−ルを２００°
Ｃ位の温度に加熱したのち、上から衝撃力を加えること
によってボンディングパッド電極８，９上にワイヤを接
合する作業を行なうが、前記層７が存しない従来の半導
体装置では衝撃力を加えるときに、ショックで酸化膜４
にクラックを生じることがあるが、本実施例の如く、た
とえばポリシリコンの層７を酸化膜４とボンディングパ
ッド電極８，９との間に介在させた場合は、この層７が
酸化膜４よりも軟らかいこともあって、衝撃力を吸収し
、緩衝材として働くので、酸化膜４を破損する事態が回
避される。
【００１１】またウエハとしての完成品の状態でのチェ
ックではプロ−ブ（測定針）でボンディングパッド８，
９を突くことが行なわれるが、その際にプロ−ブがボン
ディングパッド８，９をめくってしまい、その下に存す
る酸化膜４まで達するが、そうなるとボンディディング
パッド電極８，９との接触がとり難くなってしまうが、
本実施例の如く間に層７が介在する場合には、この層７
によって、そのような不具合は阻止される。
ックではプロ−ブ（測定針）でボンディングパッド８，
９を突くことが行なわれるが、その際にプロ−ブがボン
ディングパッド８，９をめくってしまい、その下に存す
る酸化膜４まで達するが、そうなるとボンディディング
パッド電極８，９との接触がとり難くなってしまうが、
本実施例の如く間に層７が介在する場合には、この層７
によって、そのような不具合は阻止される。
【００１２】このように、ボンディングパッド電極８，
９と酸化膜４との間に層７を介在させることにより、耐
圧確保だけでなく、ボンディングパッド電極８，９に固
有の他の問題も解決されることになるのである。なお、
耐圧に関しても、引出電極５，６に比し、その意義は高
いといえる。なぜなら、一般にディスクリ−トな半導体
の場合には基板１に高い電圧が印加されることがあり、
それによってボンディングパッド電極８，９と基板間の
電圧が高くなるからである。
９と酸化膜４との間に層７を介在させることにより、耐
圧確保だけでなく、ボンディングパッド電極８，９に固
有の他の問題も解決されることになるのである。なお、
耐圧に関しても、引出電極５，６に比し、その意義は高
いといえる。なぜなら、一般にディスクリ−トな半導体
の場合には基板１に高い電圧が印加されることがあり、
それによってボンディングパッド電極８，９と基板間の
電圧が高くなるからである。
【００１３】次に図３の実施例はボンディングパッド電
極８，９が大きく、しかもコンタクトホ−ルから離れた
位置に設けられているトランジスタを示しており、この
ようなものに対し本発明は、より効果を発揮する。
極８，９が大きく、しかもコンタクトホ−ルから離れた
位置に設けられているトランジスタを示しており、この
ようなものに対し本発明は、より効果を発揮する。
【００１４】上述の各実施例において上記ポリシリコン
の層７としてはこれがド−プドポリシリコン或いはノン
ド−プドポリシリコンであってもよい。又、図の素子は
トランジスタであるが、これに限られず、ダイオ−ド、
集積回路、その他の半導体装置にも、この発明は適用可
能である。
の層７としてはこれがド−プドポリシリコン或いはノン
ド−プドポリシリコンであってもよい。又、図の素子は
トランジスタであるが、これに限られず、ダイオ−ド、
集積回路、その他の半導体装置にも、この発明は適用可
能である。
【００１５】
【発明の効果】以上説明したように本発明によれば、ボ
ンディングパッド電極と酸化膜との間にポリシリコン等
より成る不活性の層が形成されているので、ボンディン
グパッド電極が加熱されても、このボンディングパッド
電極を構成しているアルミニウム等の導電性材料成分が
、不活性の層によって酸化膜内に拡散されていくのを阻
止することができるようになり、比較的高い電圧が印加
されるボンディングパッドの耐圧を確保することができ
る。更に、酸化膜４とボンディングパッド電極８，９と
の間に介在された層が酸化膜よりも軟らかいこともあっ
て、ワイヤ等のボンディング時に衝撃力を吸収し、緩衝
材として働くので、酸化膜４を破損する事態が回避され
たり、ウエハとしての完成品の状態でのチェックではプ
ロ−ブ（測定針）がボンディングパッドをめくって、そ
の下に存する酸化膜４まで達し、ボンディディングパッ
ド電極との接触がとり難くなってしまうという不具合を
回避できるという効果もあり、本発明は極めて有効であ
る。
ンディングパッド電極と酸化膜との間にポリシリコン等
より成る不活性の層が形成されているので、ボンディン
グパッド電極が加熱されても、このボンディングパッド
電極を構成しているアルミニウム等の導電性材料成分が
、不活性の層によって酸化膜内に拡散されていくのを阻
止することができるようになり、比較的高い電圧が印加
されるボンディングパッドの耐圧を確保することができ
る。更に、酸化膜４とボンディングパッド電極８，９と
の間に介在された層が酸化膜よりも軟らかいこともあっ
て、ワイヤ等のボンディング時に衝撃力を吸収し、緩衝
材として働くので、酸化膜４を破損する事態が回避され
たり、ウエハとしての完成品の状態でのチェックではプ
ロ−ブ（測定針）がボンディングパッドをめくって、そ
の下に存する酸化膜４まで達し、ボンディディングパッ
ド電極との接触がとり難くなってしまうという不具合を
回避できるという効果もあり、本発明は極めて有効であ
る。
【図１】本発明を実施した半導体装置を断面して示す構
成図
成図
【図２】その平面図
【図３】本発明の他の実施例の平面図
【図４】従来例の構成断面図
１ 半導体基板
２ ベ−ス
３ エミッタ
４ 酸化膜
５，６ 引出電極
７ ポリシリコンの層
８，９ ボンディングパッド電極
Claims (3)
- 【請求項１】半導体基板の表面に形成された伝導型領域
と、前記伝導型領域を含む前記半導体基板の表面に形成
された酸化膜と、前記酸化膜にあけられたコンタクトホ
−ルを介して前記伝導型領域に連なるとともに前記酸化
膜上における前記コンタクトホ−ルから離れた位置にボ
ンディングパッド電極を形成する導電性材料から成る導
電部とを備えた半導体装置において、前記ボンディング
パッド電極と前記酸化膜との間に前記導電性材料よりも
不活性の層を設けたことを特徴とする半導体装置。 - 【請求項２】半導体装置の表面に形成された伝導型領域
と、前記伝導型領域を含む前記半導体基板の表面に形成
された酸化膜と、前記酸化膜上に形成されたボンディン
グパッド電極とを備える半導体装置において、前記ボン
ディングパッド電極と前記酸化膜との間に前記導電性材
料よりも不活性の層を設けたことを特徴とする半導体装
置。 - 【請求項３】前記ボンディングパッド電極はアルミニウ
ムで形成されており、一方前記層はポリシリコンで形成
されていることを特徴とする請求項１又は請求項２に記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3081511A JP2641998B2 (ja) | 1991-03-20 | 1991-03-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3081511A JP2641998B2 (ja) | 1991-03-20 | 1991-03-20 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4103484A Division JPS60183769A (ja) | 1984-03-02 | 1984-03-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04218967A true JPH04218967A (ja) | 1992-08-10 |
| JP2641998B2 JP2641998B2 (ja) | 1997-08-20 |
Family
ID=13748382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3081511A Expired - Lifetime JP2641998B2 (ja) | 1991-03-20 | 1991-03-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2641998B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5623299A (en) * | 1979-07-31 | 1981-03-05 | Toyo Sash Kk | Electrolytic coloring method of aluminum or its alloy |
| JPS5823451A (ja) * | 1981-08-05 | 1983-02-12 | Toshiba Corp | 半導体装置 |
| JPS58197736A (ja) * | 1982-05-13 | 1983-11-17 | Nec Corp | 半導体装置 |
-
1991
- 1991-03-20 JP JP3081511A patent/JP2641998B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5623299A (en) * | 1979-07-31 | 1981-03-05 | Toyo Sash Kk | Electrolytic coloring method of aluminum or its alloy |
| JPS5823451A (ja) * | 1981-08-05 | 1983-02-12 | Toshiba Corp | 半導体装置 |
| JPS58197736A (ja) * | 1982-05-13 | 1983-11-17 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2641998B2 (ja) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005347622A (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2006319204A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| US5293073A (en) | Electrode structure of a semiconductor device which uses a copper wire as a bonding wire | |
| JPH06105726B2 (ja) | 半導体集積回路装置 | |
| US3697828A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| US5866951A (en) | Hybrid circuit with an electrically conductive adhesive | |
| JPH04218967A (ja) | 半導体装置 | |
| JP3608393B2 (ja) | 半導体装置 | |
| JP3149631B2 (ja) | 半導体装置及びその実装装置及びその実装方法 | |
| EP0405501B1 (en) | Semiconductor device | |
| JP3676015B2 (ja) | 半導体装置 | |
| JPS6151863A (ja) | 半導体装置 | |
| JP3232954B2 (ja) | 電子部品の製造方法 | |
| JPH01165133A (ja) | 半導体装置 | |
| JP4020594B2 (ja) | 半導体装置の製造方法 | |
| JPS60183769A (ja) | 半導体装置 | |
| TW546808B (en) | Arrangement with a chip having an integrated circuit and a carrier, and a carrier element | |
| JPH04107964A (ja) | 半導体集積回路装置 | |
| JPH0511661B2 (ja) | ||
| JPH04268737A (ja) | 半導体装置 | |
| JPH033335A (ja) | バイポーラバンプトランジスタおよびその製造方法 | |
| JP2000091222A (ja) | レジスト塗布装置 | |
| JP2001085463A (ja) | 半導体チップおよびそれを用いた半導体装置 | |
| JPH04356961A (ja) | 半導体基板及びその製造方法 | |
| KR100687420B1 (ko) | 적층형 반도체 소자 및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |