JPH0420730U - - Google Patents

Info

Publication number
JPH0420730U
JPH0420730U JP6294990U JP6294990U JPH0420730U JP H0420730 U JPH0420730 U JP H0420730U JP 6294990 U JP6294990 U JP 6294990U JP 6294990 U JP6294990 U JP 6294990U JP H0420730 U JPH0420730 U JP H0420730U
Authority
JP
Japan
Prior art keywords
input
signal
input terminal
register
inputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6294990U
Other languages
Japanese (ja)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6294990U priority Critical patent/JPH0420730U/ja
Publication of JPH0420730U publication Critical patent/JPH0420730U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第4図はこの考案の実施例を示す図、
第5図は従来のアナログ・デイジタル変換装置を
示す図である。 図において1はスコツト・トランス、2は象限
選択器、3は余弦乗算器、4は正弦乗算器、5は
引き算器、6は符号反転器、7は第1の選択器、
8は加算器、9は第1のレジタ、10は符号判定
器、11は第2のレジスタ、12は比較器、13
は第2の選択器、14は位相検波器、15は電圧
制御発振器、16は可逆カウンタ、17はアナロ
グ・デイジタル変換器である。なお、図中同一符
号は同一または相当部分を示す。
Figures 1 to 4 are diagrams showing embodiments of this invention;
FIG. 5 is a diagram showing a conventional analog-to-digital converter. In the figure, 1 is a Scott transformer, 2 is a quadrant selector, 3 is a cosine multiplier, 4 is a sine multiplier, 5 is a subtracter, 6 is a sign inverter, 7 is a first selector,
8 is an adder, 9 is a first register, 10 is a sign determiner, 11 is a second register, 12 is a comparator, 13
is a second selector, 14 is a phase detector, 15 is a voltage controlled oscillator, 16 is a reversible counter, and 17 is an analog-to-digital converter. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【実用新案登録請求の範囲】 (1) 入力端にレゾルバ信号の正弦波信号を入力
しデイジタル信号に変換する第1のアナログ・デ
イジタル変換器と、入力端にレゾルバ信号の余弦
波信号を入力しデイジタル信号に変換する第2の
アナログ・デイジタル変換器と、2つの入力端の
第1の入力端に前記第1のアナログ・デイジタル
変換器の出力信号を入力し、第2の入力端に第1
のレジスタ信号を入力し、第1の入力信号と第2
の入力信号の余弦の値を掛け算する余弦乗算器と
、2つの入力端の第1の入力端に前記第2のアナ
ログ・デイジタル変換器の出力信号を入力し、第
2の入力端に第1のレジスタ信号を入力し、第1
の入力信号と第2の入力信号の正弦の値を掛け算
する正弦乗算器と、第1の入力端に前記余弦乗算
器の出力を入力し、第2の入力端に前記正弦乗算
器の出力を入力し2つの信号を引き算する引算器
と、入力端に前記引き算器の出力信号を入力し、
符号を反転する符号反転器と、入力端に基準信号
を入力しその符号を判定する符号判定器と、3つ
の入力端の第1の入力端に前記符号判定器の出力
信号を入力し、第2の入力端に前記引き算器の出
力信号を入力し、第3の入力端に前記符号反転器
の出力信号を入力し、第1の入力信号により第2
の入力信号又は第3の入力信号を選択し出力する
第1の選択器と、第2の入力端に第1の選択器の
出力を入力し、第2の入力端に第1のレジスタの
デイジタル信号を入力し加え合わせる加算器と、
第1の入力端にクロツクを入力し、第2の入力端
に上記加算器の出力を入力し第1の入力端に与え
られた信号で第2の入力端に与えられた信号を一
時保持する第1のレジスタと、上記第1のレジス
タの出力信号を入力し、入力信号を記憶する第2
のレジスタと、上記第1のレジスタの出力信号と
上記第2のレジスタの出力信号を入力して2つの
信号の比較をする比較器と、上記第1のレジスタ
の出力信号と上記第2のレジスタの出力信号を入
力し上記比較器の出力信号で2つの入力信号を選
択し、出力する第2の選択器とを備えたことを特
徴とするアナログ・デイジタル変換装置。 (2) 2つの入力端にレゾルバ信号の正弦波を入
力し、第2の入力端にレゾルバ信号の余弦波を入
力し、象限選択された正弦波と余弦波の信号を出
力する象限選択器と、入力端に前記象限選択器の
正弦波の信号を入力しデイジタル信号に変換する
第1のアナログ・デイジタル変換器と、入力端に
前記象限選択器の余弦波の信号を入力しデイジタ
ル信号に変換する第2のアナログ・デイジタル変
換器と、2つの入力端の第1の入力端に前記第1
のアナログ・デイジタル変換器の出力信号を入力
し、第2の入力端に第1のレジスタ信号を入力し
、第1の入力信号と第2の入力信号の余弦の値を
掛け算する余弦乗算器と、2つの入力端の第1の
入力端に前記第2のアナログ・デイジタル変換器
の出力信号を入力し、第2の入力端に第1のレジ
スタ信号を入力し、第1の入力信号と第2の入力
信号の正弦の値を掛け算する正弦乗算器と、第1
の入力端に前記余弦乗算器の出力を入力し、第2
の入力端に前記正弦乗算器の出力を入力し2つの
信号を引き算する引算器と、入力端に前記引き算
器の出力信号を入力し符号を反転する符号反転器
と、入力端に基準信号を入力しその符号を判定す
る符号判定器と、3つの入力端の第1の入力端に
前記符号判定器の出力信号を入力し、第2の入力
端に前記引き算器の出力信号を入力し、第3の入
力端に前記符号反転器の出力信号を入力し、第1
の入力信号により第2の入力信号または第3の入
力信号を選択し出力する第1の選択器と、第1の
入力端に前記第1の選択器の出力を入力し、第2
の入力端に第1のレジスタのデイジタル信号を入
力し加え合わせる加算器と、第1の入力端にクロ
ツクを入力し、第2の入力端に上記加算器の出力
を入力し第1の入力端に与えられた信号で第2の
入力端に与えられた出力を一時保持する第1のレ
ジスタと、上記第1のレジスタの出力信号を入力
し、入力信号を記憶する第2のレジスタと、上記
第1のレジスタの出力信号と上記第2のレジスタ
の出力信号を入力し2つの信号の比較をする比較
器と、上記第1のレジスタの出力信号を上記第2
のレジスタの出力信号を入力し、上記比較器の出
力信号で2つの入力信号を選択し出力する第2の
選択器とを備えたことを特徴とするアナログ・デ
イジタル変換装置。 (3) 3相のシンクロ信号を入力し2相のレゾル
バ信号に変換するスコツト・トランスと、入力端
に前記スコツト・トランスのレゾルバ信号の正弦
波の信号を入力しデイジタル信号に変換する第1
のアナログ・デイジタル変換器と、入力端に前記
スコツト・トランスのレゾルバ信号の余弦波の信
号を入力しデイジタル信号に変換する第2のアナ
ログ・デイジタル変換器と、2つの入力端の第1
の入力端に前記第1のアナログ・デイジタル変換
器の出力信号を入力し、第2の入力端に第1のレ
ジスタ信号を入力し、第1の入力信号と第2の入
力信号の余弦の値を掛け算する余弦乗算器と、2
つの入力端の第1の入力端に前記第2のアナログ
・デイジタル変換器の出力信号を入力し、第2の
入力端に第1のレジスタ信号を入力し、第1の入
力信号と第2の入力信号の正弦の値を掛け算する
正弦乗算器と、第1の入力端に前記余弦乗算器の
出力を入力し、第2の入力端に前記正弦乗算器の
出力を入力し2つの信号を引き算する引算器と、
入力端に前記引き算器の出力信号を入力し符号を
反転する符号反転器と、入力端に基準信号を入力
しその符号を判定する符号判定器と、3つの入力
端の第1の入力端の第1に前記符号判定器の出力
信号を入力し、第2の入力端に前記引き算器の出
力信号を入力し、第3の入力端に前記符号反転器
の出力信号を入力し、第1の入力信号により第2
の入力信号又は第3の入力信号を選択し出力する
第1の選択器と、第1の入力端に前記第1の選択
器の出力を入力し、第2の入力端に第1のレジス
タのデイジタル信号を入力し加え合わせる加算器
と、第1の入力端にクロツクを入力し、第2の入
力端に上記加算器の出力を入力し第1の入力端に
与えられた信号で第2の入力端に与えられた信号
を一時保持する第1のレジスタと、上記第1のレ
ジスタの出力信号を入力し、入力信号を記憶する
第2のレジスタと、上記第1のレジスタの出力信
号と上記第2のレジスタの出力信号を入力し2つ
の信号の比較をする比較器と、上記第1のレジス
タの出力信号と上記第2のレジスタの出力信号を
入力し上記比較器の出力信号で2つの入力信号を
選択し出力する第2の選択器とを備えたことを特
徴とするアナログ・デイジタル変換装置。 (4) 3相のシンクロ信号を入力し2相のレゾル
バ信号を出力するスコツト・トランスと、上記ス
コツト・トランスの出力するレゾルバ信号の正弦
波と余弦波の信号を入力し象限選択された正弦波
と余弦波の信号を出力する象限選択器と、入力端
に前記象限選択器の正弦波の信号を入力しデイジ
タル信号に変換する第1のアナログ・デイジタル
変換器と、入力端に前記象限選択器の余弦波の信
号を入力しデイジタル信号に変換する第2のアナ
ログ・デイジタル変換器と、2つの入力端の第1
の入力端に前記第1のアナログ・デイジタル変換
器の出力信号を入力し、第2の入力端に第1のレ
ジスタ信号を入力し、第1の入力信号と第2の入
力信号の余弦の値を掛け算する余弦乗算器と、2
つの入力端の第1の入力端に前記第2のアナログ
・デイジタル変換器の出力信号を入力し、第2の
入力端に第1のレジスタ信号を入力し、第1の入
力信号と第2の入力信号の正弦の値を掛け算する
正弦乗算器と、第1の入力端に前記余弦乗算器の
出力を入力し、第2の入力端に前記正弦乗算器の
出力を入力し2つの信号を引き算する引算器と、
入力端に前記引き算器の出力信号を入力し符号を
反転する符号反転器と、入力端に基準信号を入力
しその符号を判定する符号判定器と、3つの入力
端の第1の入力端に前記符号判定器の出力信号を
入力し、第2の入力端に前記引き算器の出力信号
を入力し、第3の入力端に前記符号反転器の出力
信号を入力し、第1の入力信号により第2の入力
信号又は第3の入力信号を選択し出力する第1の
選択器と、第1の入力端に前記第1の選択器の出
力を入力し、第2の入力端に第1のレジスタのデ
イジタル信号を入力し加え合わせる加算器と、第
1の入力端にクロツクを入力し、第2の入力端に
上記加算器の出力を入力し第1の入力端に与えら
れた信号で第1の入力端に与えられた信号を一時
保持する第1のレジスタと、上記第1のレジスタ
の出力信号を入力し、入力信号を記憶する第2の
レジスタと、上記第1のレジスタの出力信号と上
記第2のレジスタの出力信号を入力し2つの信号
の比較をする比較器と、上記第1のレジスタの出
力信号と上記第2のレジスタの出力信号を入力し
上記比較器の出力信号で2つの入力信号を選択し
出力する第2の選択器とを備えたことを特徴とす
るアナログ・デイジタル変換装置。
[Claims for Utility Model Registration] (1) A first analog-to-digital converter that inputs a sine wave signal of a resolver signal to an input terminal and converts it into a digital signal, and a first analog-digital converter that inputs a cosine wave signal of a resolver signal to an input terminal. a second analog-to-digital converter for converting into a digital signal; the output signal of the first analog-to-digital converter is input to the first input terminal of the two input terminals;
input the first input signal and the second input signal.
a cosine multiplier that multiplies the cosine value of an input signal; a first input terminal of the two input terminals receives the output signal of the second analog-to-digital converter; input the register signal of the first
a sine multiplier that multiplies an input signal by the sine value of a second input signal; a first input terminal receives the output of the cosine multiplier, and a second input terminal receives the output of the sine multiplier. a subtracter that inputs and subtracts two signals; an output signal of the subtracter is input to the input terminal;
a sign inverter that inverts the sign; a sign determiner that inputs a reference signal to its input terminal and determines its sign; The output signal of the subtracter is inputted to the second input terminal, the output signal of the sign inverter is inputted to the third input terminal, and the second input signal is inputted by the first input signal.
a first selector that selects and outputs an input signal or a third input signal; a second input terminal receives the output of the first selector; and a second input terminal receives a digital signal of the first register; An adder that inputs and adds signals,
A clock is input to the first input terminal, the output of the adder is input to the second input terminal, and the signal given to the second input terminal is temporarily held with the signal given to the first input terminal. a first register, and a second register that receives the output signal of the first register and stores the input signal.
a comparator that inputs the output signal of the first register and the output signal of the second register and compares the two signals, and a comparator that inputs the output signal of the first register and the output signal of the second register, and an analog-to-digital converter comprising: a second selector which receives an output signal from the comparator, selects two input signals based on the output signal of the comparator, and outputs the selected input signal; (2) A quadrant selector that inputs the sine wave of the resolver signal to two input terminals, inputs the cosine wave of the resolver signal to the second input terminal, and outputs the quadrant-selected sine wave and cosine wave signals. , a first analog-to-digital converter that inputs the sine wave signal of the quadrant selector to its input terminal and converts it into a digital signal; and a first analog-to-digital converter that inputs the cosine wave signal of the quadrant selector to its input terminal and converts it to a digital signal. a second analog-to-digital converter having a second analog-to-digital converter;
a cosine multiplier which inputs the output signal of the analog-to-digital converter, inputs the first register signal to the second input terminal, and multiplies the cosine value of the first input signal and the second input signal; , the output signal of the second analog-to-digital converter is input to the first input terminal of the two input terminals, the first register signal is input to the second input terminal, and the first input signal and the first register signal are input. a sine multiplier that multiplies the sine values of the two input signals;
The output of the cosine multiplier is input to the input terminal of the second
a subtracter that inputs the output of the sine multiplier to the input terminal and subtracts two signals; a sign inverter that inputs the output signal of the subtracter to the input terminal and inverts the sign; and a reference signal to the input terminal. a sign determiner that inputs the input signal and determines its sign; an output signal of the sign determiner is input to a first input terminal of the three input terminals, and an output signal of the subtracter is input to a second input terminal; , input the output signal of the sign inverter to the third input terminal, and input the output signal of the sign inverter to the third input terminal;
a first selector that selects and outputs a second input signal or a third input signal according to an input signal;
an adder which inputs the digital signal of the first register to the input terminal and adds them; and an adder which inputs the clock to the first input terminal and inputs the output of the adder to the second input terminal, and adds the digital signal to the first input terminal. a first register that temporarily holds an output given to a second input terminal with a signal given to the first register; a second register that receives the output signal of the first register and stores the input signal; a comparator that inputs the output signal of the first register and the output signal of the second register and compares the two signals;
and a second selector which receives the output signal of the register and selects and outputs two input signals based on the output signal of the comparator. (3) A Scott transformer that inputs a three-phase synchro signal and converts it into a two-phase resolver signal, and a first input terminal that inputs a sine wave signal of the resolver signal of the Scott transformer and converts it into a digital signal.
a second analog-to-digital converter that inputs the cosine wave signal of the resolver signal of the Scott transformer to its input end and converts it into a digital signal;
The output signal of the first analog-to-digital converter is input to the input terminal of the converter, the first register signal is input to the second input terminal of the converter, and the value of the cosine of the first input signal and the second input signal is input. a cosine multiplier that multiplies 2
The output signal of the second analog-to-digital converter is input to the first input terminal of the two input terminals, the first register signal is input to the second input terminal, and the first input signal and the second A sine multiplier that multiplies the sine value of an input signal, the output of the cosine multiplier is input to a first input terminal, the output of the sine multiplier is input to a second input terminal, and the two signals are subtracted. and a subtractor to
a sign inverter that inputs the output signal of the subtracter to an input terminal and inverts the sign; a sign determiner that inputs a reference signal to the input terminal and determines the sign; and a first input terminal of the three input terminals. First, input the output signal of the sign determiner, input the output signal of the subtracter to the second input terminal, input the output signal of the sign inverter to the third input terminal, and input the output signal of the sign inverter to the third input terminal. 2nd depending on the input signal
a first selector that selects and outputs an input signal or a third input signal; the output of the first selector is input to a first input terminal, and the output of the first register is input to a second input terminal; An adder that inputs and adds digital signals; a clock is input to a first input terminal; the output of the adder is input to a second input terminal; and a second signal is input to the first input terminal; a first register that temporarily holds the signal applied to the input terminal; a second register that receives the output signal of the first register and stores the input signal; a comparator that inputs the output signal of the second register and compares the two signals; and a comparator that inputs the output signal of the first register and the output signal of the second register and uses the output signal of the comparator to compare the two signals. An analog-to-digital conversion device comprising: a second selector that selects and outputs an input signal. (4) A SCOTT transformer that inputs a 3-phase synchro signal and outputs a 2-phase resolver signal, and a sine wave whose quadrant is selected by inputting the sine wave and cosine wave signals of the resolver signal output from the SCOTT transformer. a quadrant selector that outputs a cosine wave signal, a first analog-to-digital converter that inputs the sine wave signal of the quadrant selector at an input end and converts it into a digital signal, and a quadrant selector that outputs a cosine wave signal at an input end. a second analog-to-digital converter that inputs a cosine wave signal and converts it into a digital signal;
The output signal of the first analog-to-digital converter is input to the input terminal of the converter, the first register signal is input to the second input terminal of the converter, and the value of the cosine of the first input signal and the second input signal is input. a cosine multiplier that multiplies 2
The output signal of the second analog-to-digital converter is input to the first input terminal of the two input terminals, the first register signal is input to the second input terminal, and the first input signal and the second A sine multiplier that multiplies the sine value of an input signal, the output of the cosine multiplier is input to a first input terminal, the output of the sine multiplier is input to a second input terminal, and the two signals are subtracted. and a subtractor to
a sign inverter that inputs the output signal of the subtracter to an input terminal and inverts the sign; a sign determiner that inputs a reference signal to the input terminal and determines the sign thereof; and a first input terminal of the three input terminals. The output signal of the sign determiner is inputted, the output signal of the subtracter is inputted to a second input terminal, the output signal of the sign inverter is inputted to a third input terminal, and the output signal of the sign inverter is inputted to a second input terminal. a first selector that selects and outputs a second input signal or a third input signal; a first selector inputs the output of the first selector to a first input terminal; An adder that inputs and adds digital signals from a register, inputs a clock to a first input terminal, inputs the output of the adder to a second input terminal, and adds a signal given to the first input terminal. a first register that temporarily holds a signal applied to the input terminal of the first register; a second register that receives the output signal of the first register and stores the input signal; and an output signal of the first register. and a comparator that inputs the output signal of the second register and compares the two signals, and a comparator that inputs the output signal of the first register and the output signal of the second register and uses the output signal of the comparator. An analog-to-digital conversion device comprising: a second selector that selects and outputs two input signals.
JP6294990U 1990-06-14 1990-06-14 Pending JPH0420730U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6294990U JPH0420730U (en) 1990-06-14 1990-06-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6294990U JPH0420730U (en) 1990-06-14 1990-06-14

Publications (1)

Publication Number Publication Date
JPH0420730U true JPH0420730U (en) 1992-02-21

Family

ID=31592562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6294990U Pending JPH0420730U (en) 1990-06-14 1990-06-14

Country Status (1)

Country Link
JP (1) JPH0420730U (en)

Similar Documents

Publication Publication Date Title
JPS6037711B2 (en) phase detector
JPH0420730U (en)
JPH03101419U (en)
JPH0189317U (en)
JPH0189319U (en)
JPH0189316U (en)
JPH0243618U (en)
JPH0161614U (en)
JPH0239118U (en)
JPH0255119U (en)
JPS6448614U (en)
JPH0189318U (en)
JPH01179215U (en)
JPH0161613U (en)
JPH0295813U (en)
JPS6448617U (en)
JPH0312116U (en)
JPS6448616U (en)
JPH0376116U (en)
JPS6453911U (en)
JPH03261820A (en) Digital r/d converter
JPS6448615U (en)
JPH01105809U (en)
JPH01105807U (en)
JPH0383816U (en)