JPH03101419U - - Google Patents

Info

Publication number
JPH03101419U
JPH03101419U JP937690U JP937690U JPH03101419U JP H03101419 U JPH03101419 U JP H03101419U JP 937690 U JP937690 U JP 937690U JP 937690 U JP937690 U JP 937690U JP H03101419 U JPH03101419 U JP H03101419U
Authority
JP
Japan
Prior art keywords
signal
register
input terminal
inputs
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP937690U
Other languages
Japanese (ja)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP937690U priority Critical patent/JPH03101419U/ja
Publication of JPH03101419U publication Critical patent/JPH03101419U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

【図面の簡単な説明】[Brief explanation of drawings]

第1図〜第4図はこの考案の実施例を示す図、
第5図は従来のアナログ・デイジタル変換装置を
示す図である。 図において、1はスコツト・トランス、2は象
限選択器、3は余弦乗算器、4は正弦乗算器、5
は引き算器、6はアナログ・デイジタル変換器、
7は乗算器、8は加算器、9は第1のレジスタ、
10は符号判定器、11は第2のレジスタ、12
は比較器、13は選択器、14は位相検波器、1
5は電圧制御発振器、16は可逆カウンタである
。なお、図中同一符号は同一または相当部分を示
す。
Figures 1 to 4 are diagrams showing embodiments of this invention;
FIG. 5 is a diagram showing a conventional analog-to-digital converter. In the figure, 1 is a Scott transformer, 2 is a quadrant selector, 3 is a cosine multiplier, 4 is a sine multiplier, and 5 is a sine multiplier.
is a subtracter, 6 is an analog-to-digital converter,
7 is a multiplier, 8 is an adder, 9 is a first register,
10 is a sign determiner, 11 is a second register, 12
is a comparator, 13 is a selector, 14 is a phase detector, 1
5 is a voltage controlled oscillator, and 16 is a reversible counter. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【実用新案登録請求の範囲】 (1) 2つの入力端の第1の入力端にレゾルバ信
号の正弦波の信号を入力し第2の入力端に第1の
レジスタのレジスタ信号を入力しデイジタル信号
の角度の余弦の値を正弦波の信号に掛け算する余
弦乗算器と、2つの入力端の第1の入力端にレゾ
ルバ信号の余弦波の信号を入力し第2の入力端に
第1のレジスタのレジスタ信号を入力しデイジタ
ル信号の角度の正弦の値を余弦波の信号に掛け算
する正弦乗算器と、第1の入力端に前記余弦乗算
器の出力を入力し、第2の入力端に前記正弦乗算
器の出力を入力し2つの信号を引き算する引算器
と、入力端に前記引き算器の出力を入力し、デイ
ジタル信号に変換するアナログ・デイジタル変換
器と、入力端に基準信号を入力しその符号を判定
する符号判定器と、第1の入力端に前記アナログ
・デイジタル変換器の出力を入力し、第2の入力
端に前記符号判定器の出力を入力し、2つの信号
を掛け合わせる乗算器と、第1の入力端に前記乗
算器の出力を入力し、第2の入力端に第1のレジ
スタのデイジタル信号を入力し、加え合わせる加
算器と、第1の入力端にクロツクを入力し、第2
の入力端に上記加算器の出力を入力し第1の入力
端に与えられた信号で第2の入力端に与えられた
信号を一時保持する第1のレジスタと、上記第1
のレジスタの出力信号を入力し、入力信号を記憶
する第2のレジスタと、上記第1のレジスタの出
力信号と上記第2のレジスタの出力信号を入力し
2つの信号の比較をする比較器と、上記第1のレ
ジスタの出力信号と上記第2のレジスタの出力信
号を入力し上記比較器の出力信号で2つの入力信
号を切り替え出力する選択器とを備えたことを特
徴とするアナログ・デイジタル変換装置。 (2) レゾルバ信号の正弦波と余弦波の信号を入
力し象限選択された正弦波と余弦波の信号を出力
する象限選択器と、2つの入力端の第1の入力端
に前記象限選択器の正弦波の信号を入力し第2の
入力端に第1のレジスタのレジスタ信号を入力し
デイジタル信号の角度の余弦の値を正弦波の信号
に掛け算する余弦乗算器と、2つの入力端の第1
の入力端に前記象限選択器の余弦波の信号を入力
し第2の入力端に第1のレジスタのレジスタ信号
を入力しデイジタル信号の角度の正弦の値を余弦
波の信号に掛け算する正弦乗算器と、第1の入力
端に前記余弦乗算器の出力を入力し、第2の入力
端に前記正弦乗算器の出力を入力し2つの信号を
引き算する引算器と、入力端に前記引き算器の出
力を入力し、デイジタル信号に変換するアナログ
・デイジタル変換器と、入力端に基準信号を入力
しその符号を判定する符号判定器と、第1の入力
端に前記アナログ・デイジタル変換器の出力を入
力し、第2の入力端に前記符号判定器の出力を入
力し、2つの信号を掛け合わせる乗算器と、第1
の入力端に前記乗算器の出力を入力し、第2の入
力端に第1のレジスタのデイジタル信号を入力し
、加え合わせる加算器と、第1の入力端にクロツ
クを入力し、第2の入力端に上記加算器の出力を
入力し第1の入力端に与えられた信号で第2の入
力端に与えられた信号を一時保持する第1のレジ
スタと、上記第1のレジスタの出力信号を入力し
、入力信号を記憶する第2のレジスタと、上記第
1のレジスタの出力信号と上記第2のレジスタの
出力信号を入力し2つの信号の比較をする比較器
と、上記第1のレジスタの出力信号と上記第2の
レジスタの出力信号れ入力し上記比較器の出力信
号で2つの入力信号を切り替え出力する選択器と
を備えたことを特徴とするアナログ・デイジタル
変換装置。 (3) 3相のシンクロ信号を入力し2相のレゾル
バ信号に変換するスコツト・トランスと、2つの
入力端の第1の入力端に上記スコツト・トランス
の出力するレゾルバ信号の正弦波の信号を入力し
第2の入力端に第1のレジスタのレジスタ信号を
入力しデイジタル信号の角度の余弦の値を正弦波
の信号に掛け算する余弦乗算器と、2つの入力端
の第1の入力端に上記スコツト・トランスの出力
するレゾルバ信号の余弦波の信号を入力し第2の
入力端に第1のレジスタのレジスタ信号を入力し
、デイジタル信号の角度の正弦の値を余弦波の信
号に掛け算する正弦乗算器と、第1の入力端に前
記余弦乗算器の出力を入力し、第2の入力端に前
記正弦乗算器の出力を入力し2つの信号を引き算
する引算器と、入力端に前記引き算器の出力を入
力し、デイジタル信号に変換するアナログ・デイ
ジタル変換器と、入力端に基準信号を入力しその
符号を判定する符号判定器と、第1の入力端に前
記アナログ・デイジタル変換器の出力を入力し、
第2の入力端に前記符号判定器の出力を入力し、
2つの信号を掛け合わせる乗算器と、第1の入力
端に前記乗算器の出力を入力し、第2の入力端に
第1のレジスタのデイジタル信号を入力し、加え
合わせる加算器と、第1の入力端にクロツクを入
力し、第2の入力端に上記加算器の出力を入力し
第1の入力端に与えられた信号で第2の入力端に
与えられた信号を一時保持する第1のレジスタと
、上記第1のレジスタの出力信号を入力し、入力
信号を記憶する第2のレジスタと、上記第1のレ
ジスタの出力信号と上記第2のレジスタの出力信
号を入力し2つの信号の比較をする比較器と、上
記第1のレジスタの出力信号と上記第2のレジス
タの出力信号を入力し上記比較器の出力信号で2
つの入力信号を切り替え出力する選択器とを備え
たことを特徴とするアナログ・デイジタル変換装
置。 (4) 3相のシンクロ信号を入力し2相のレゾル
バ信号を出力するスコツト・トランスと、上記ス
コツト・トランスの出力するレゾルバ信号の正弦
波と余弦波の信号を入力し象限選択された正弦波
と余弦波の信号を出力する象限選択器と、2つの
入力端の第1の入力端に上記象限選択器の正弦波
の信号を入力し第2の入力端に第1のレジスタの
レジスタ信号を入力しデイジタル信号の角度の余
弦の値を正弦波の信号に掛け算する余弦乗算器と
、2つの入力端の第1の入力端に上記象限選択器
の余弦波の信号を入力し第2の入力端に第1のレ
ジスタのレジスタ信号を入力しデイジタル信号の
角度の正弦の値を余弦波の信号に掛け算する正弦
乗算器と、第1の入力端に前記余弦乗算器の出力
を入力し、第2の入力端に前記正弦乗算器の出力
を入力し2つの信号を引き算する引算器と、入力
端に前記引き算器の出力を入力し、デイジタル信
号に変換するアナログ・デイジタル変換器と、入
力端に基準信号を入力しその符号を判定する符号
判定器と、第1の入力端に前記アナログ・デイジ
タル変換器の出力を入力し、第2の入力端に前記
符号判定器の出力を入力し、2つの信号を掛け合
わせる乗算器と、第1の入力端に前記乗算器の出
力を入力し、第2の入力端に第1のレジスタのデ
イジタル信号を入力し、加え合わせる加算器と、
第1の入力端にクロツクを入力し、第2の入力端
に上記加算器の出力を入力し第1の入力端に与え
られた信号で第2の入力端に与えられた信号を一
時保持する第1のレジスタと、上記第1のレジス
タの出力信号を入力し、入力信号を記憶する第2
のレジスタと、上記第1のレジスタの出力信号と
上記第2のレジスタの出力信号を入力し2つの信
号の比較をする比較器と、上記第1のレジスタの
出力信号と上記第2のレジスタの出力信号を入力
し上記比較器の出力信号で2つの入力信号を切り
替え出力する選択器とを備えたことを特徴とする
アナログ・デイジタル変換装置。
[Claims for Utility Model Registration] (1) A sine wave signal of a resolver signal is inputted to the first input terminal of two input terminals, and a register signal of the first register is inputted to the second input terminal to generate a digital signal. a cosine multiplier that multiplies a sine wave signal by the value of the cosine of the angle; a cosine multiplier that inputs the cosine wave signal of the resolver signal to the first input terminal of the two input terminals, and a first register to the second input terminal; a sine multiplier which inputs the register signal of and multiplies the cosine wave signal by the value of the sine of the angle of the digital signal; a subtracter that inputs the output of a sine multiplier and subtracts two signals; an analog-to-digital converter that inputs the output of the subtracter to its input terminal and converts it into a digital signal; and a reference signal input to its input terminal. a sign determiner for determining the sign of the signal; a first input terminal receives the output of the analog-to-digital converter; a second input terminal inputs the output of the sign determiner; the two signals are multiplied; a multiplier that inputs the output of the multiplier to a first input terminal, inputs the digital signal of the first register to a second input terminal, and an adder that inputs the digital signal of the first register to a second input terminal; Enter the second
a first register that inputs the output of the adder to the input terminal of the register and temporarily holds the signal given to the second input terminal with the signal given to the first input terminal;
a second register that inputs the output signal of the register and stores the input signal; and a comparator that inputs the output signal of the first register and the output signal of the second register and compares the two signals. , a selector that receives the output signal of the first register and the output signal of the second register and switches between the two input signals using the output signal of the comparator. conversion device. (2) A quadrant selector that inputs the sine wave and cosine wave signals of the resolver signal and outputs the quadrant-selected sine wave and cosine wave signals, and the quadrant selector is connected to the first input terminal of the two input terminals. A cosine multiplier that inputs a sine wave signal of the digital signal, inputs the register signal of the first register to the second input terminal, and multiplies the sine wave signal by the value of the cosine of the angle of the digital signal; 1st
The cosine wave signal of the quadrant selector is input to the input terminal of the quadrant selector, the register signal of the first register is input to the second input terminal, and the cosine wave signal is multiplied by the sine value of the angle of the digital signal. a subtracter that inputs the output of the cosine multiplier to a first input terminal and inputs the output of the sine multiplier to a second input terminal to subtract two signals; an analog-to-digital converter that inputs the output of the converter and converts it into a digital signal; a sign determiner that inputs a reference signal to an input terminal and determines its sign; and a first input terminal of the analog-to-digital converter. a multiplier that inputs the output, inputs the output of the sign determiner to a second input terminal, and multiplies the two signals;
The output of the multiplier is input to the input terminal of the adder, the digital signal of the first register is input to the second input terminal of the adder, and the digital signal of the first register is input to the input terminal of the adder. a first register that inputs the output of the adder to its input terminal and temporarily holds the signal given to the second input terminal with the signal given to the first input terminal; and the output signal of the first register. a second register that inputs the input signal and stores the input signal; a comparator that inputs the output signal of the first register and the output signal of the second register and compares the two signals; An analog-to-digital conversion device comprising: a selector that receives an output signal of the register and an output signal of the second register, and switches between the two input signals using the output signal of the comparator. (3) A Scotto transformer that inputs a three-phase synchro signal and converts it into a two-phase resolver signal, and a sine wave signal of the resolver signal output from the Scotto transformer to the first input terminal of the two input terminals. a cosine multiplier that inputs the register signal of the first register to the second input terminal and multiplies the sine wave signal by the value of the cosine of the angle of the digital signal; Input the cosine wave signal of the resolver signal output from the above Scotto transformer, input the register signal of the first register to the second input terminal, and multiply the cosine wave signal by the sine value of the angle of the digital signal. a sine multiplier, a subtracter that inputs the output of the cosine multiplier to a first input terminal, inputs the output of the sine multiplier to a second input terminal, and subtracts two signals; an analog-to-digital converter that inputs the output of the subtracter and converts it into a digital signal; a sign determiner that inputs a reference signal to an input terminal and determines the sign thereof; and a first input terminal that receives the analog-to-digital converter. input the output of the device,
inputting the output of the sign determiner to a second input terminal;
a multiplier that multiplies two signals, an adder that inputs the output of the multiplier to a first input terminal, inputs the digital signal of the first register to a second input terminal, and adds the signals; A first input terminal which inputs a clock to the input terminal of , inputs the output of the adder to the second input terminal, and temporarily holds the signal applied to the second input terminal with the signal applied to the first input terminal. a second register that inputs the output signal of the first register and stores the input signal; and a second register that inputs the output signal of the first register and the output signal of the second register and stores the two signals. A comparator that compares the output signal of the first register and the output signal of the second register is input, and the output signal of the comparator is used to compare the
An analog-to-digital conversion device characterized by comprising a selector that switches and outputs two input signals. (4) A SCOTT transformer that inputs a 3-phase synchro signal and outputs a 2-phase resolver signal, and a sine wave whose quadrant is selected by inputting the sine wave and cosine wave signals of the resolver signal output from the SCOTT transformer. and a quadrant selector that outputs a cosine wave signal, a sine wave signal of the quadrant selector is input to the first input terminal of the two input terminals, and a register signal of the first register is input to the second input terminal. a cosine multiplier that multiplies the sine wave signal by the value of the cosine of the input digital signal; A sine multiplier that inputs the register signal of the first register at one end and multiplies the cosine wave signal by the sine value of the angle of the digital signal; an analog-to-digital converter that inputs the output of the subtracter to its input terminal and converts it into a digital signal; a sign determiner that inputs a reference signal to one end and determines its sign; a first input end receives the output of the analog-to-digital converter; and a second input end receives the output of the sign determiner. , a multiplier that multiplies two signals; an adder that inputs the output of the multiplier to a first input terminal, inputs the digital signal of the first register to a second input terminal, and adds the signals;
A clock is input to the first input terminal, the output of the adder is input to the second input terminal, and the signal given to the second input terminal is temporarily held with the signal given to the first input terminal. a first register, and a second register that receives the output signal of the first register and stores the input signal.
a comparator that inputs the output signal of the first register and the output signal of the second register and compares the two signals; An analog-to-digital converter comprising: a selector that inputs an output signal and switches and outputs two input signals using the output signal of the comparator.
JP937690U 1990-02-01 1990-02-01 Pending JPH03101419U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP937690U JPH03101419U (en) 1990-02-01 1990-02-01

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP937690U JPH03101419U (en) 1990-02-01 1990-02-01

Publications (1)

Publication Number Publication Date
JPH03101419U true JPH03101419U (en) 1991-10-23

Family

ID=31512979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP937690U Pending JPH03101419U (en) 1990-02-01 1990-02-01

Country Status (1)

Country Link
JP (1) JPH03101419U (en)

Similar Documents

Publication Publication Date Title
JPH03101419U (en)
JPH0189319U (en)
JPH0420730U (en)
JPH0243618U (en)
JPH0239118U (en)
JPH0189317U (en)
JPH0189316U (en)
JPS6448617U (en)
JPS6448614U (en)
JPH0189318U (en)
JPH0255119U (en)
JPH0161613U (en)
JPH0161614U (en)
JPH01179215U (en)
JPS6448616U (en)
JPH0295813U (en)
JPS6453911U (en)
JPH01105809U (en)
JPH0312116U (en)
JPS6448615U (en)
JPH0312115U (en)
JPH0158115U (en)
JPH01105807U (en)
JPH0383816U (en)
JPH02148416U (en)