JPH04199351A - 信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の１−１的］ （産業−Ｊ二の利用分野） 本発明は、デジタル回路における信号線を拡張するため
の信号処理装置に関する。

（従来の技術） デジタル回路においてバス等の信号線を拡張する際に双
方向バッファでバッファリングすることか行なわれる。

従来、双方向バッファの信号伝達方向は、バスの仕様等
に基づき、バッフ７リングする信号以外の別の信号等を
利用して制御されＣいる。つまり、双方向バッファの伝
達方向を制御する制御信号を信号線の仕様等から別に生
成して、伝送方向を制御している。

（発明か解決しようとする課題） 従来、信号線拡張のために使用する双方向バッファの信
号伝達方向を決定する制御信号を、その信号線の信号以
外の信号から生成するために、伝達方向の制御やＯＥ　
（Ｏｕｔｐｕｔ　Ｅｎａｂｌｅ　）制御が困難であり、
構成が複雑化するという問題があっそこで、本発明は、
信号線拡張のだ約に使用する双方向バッファの信号伝達
か商の制御及びＯＥ副制御８尺に１−ｉなうことができ
る信号処理装置を提ｆｌｔ、−することを１−１的とす
る。

［発明の構成］ （課題を解決するだめの手段） 本発明は、上記課題を解決するために、信号を双方向に
伝達［、信号伝達方向の制御と出力ｈＪ能制御とか６Ｊ
能な双方向バッファ部と、該双方向バッファ部に供給さ
れる一方の方向の信号を入力とし、その入力端か前記双
方向バッファ部の一端に接続された第１のバッファと他
方の方向の（ｇ　’３を人力とし１、その入力端か前記
双方向バッファ部の他端に接続された第２のバッファと
を有し、夫々の出力信号か他方の出力可能信号制御信号
として供給さ才するバッファと、前記双方向バッファ部
の両端と前記第１のｒ＜ソファ及び第２のバッフ７とに
直流バイアス電圧を供給するバイアス回路と、前記バッ
ファからの出力信号により前記双方向バッファ部の４≦
列伝達１〕向の制御と出力ｂ］能副制御を行なう演算処
理部とから構成され一ζいる。

（作用） 双方向ハソ゛７ア部へ第１のバッファ側から（５月か入
力されると、第１のバッファか信号を検知（−５で、第
２のバッファに出力ｉｉＪ能（ＯＦ）制御Ｃｒｉ刊を供
給し、第２のバッファの出力をオ゛７にする。

第２のバッファの出力はバイアス回路によって所定の値
に設定され、この値か第１のバッファの出力信号と共に
、双方向バッファ部のＯＦ及び方向制御信号として供給
される。これにより、双方向バッファ部のＯＥがオンと
なり、第１のバッファから第２のバッファへ向かう方向
で、双方向バッファ部を信号が伝達される。−力、双方
向バッファ部へ第２のバッファ側から信号か入力された
場合には、第２のバッファが信号を検知して、同様の制
御か行なわれる。

（実施例） 以下、本発明の信号処理装置の一実施例を図面を参照し
て説明する。

第１図は本発明の信号処理装置の基本構成を示すブロッ
ク図である。

双す向バッファ部１は、端子ＤＩＲへの信号による信号
伝達方向の制御と端子ＯＥへの信号にょるＯＥ副制御か
ｉｑ能な構成である。双方向０１７７部］の一端、つま
りｆ５号Ａか供給される側の端部には、第１のバッファ
２の入力端とバイアス回路４の出力端とが接続されてお
り、同様に双方向バッファ部１の他端、つまり信号Ｂが
供給される側の端部には第２のバッファの入力端とバイ
アス回路４の出力端とが接続されている。第１のバッフ
ァ２及び第２のバッファ３は、共に入力信号のレベルに
応じた信号を処理するＯＥ制御可能なバッファであり、
双方向バッファ部１の夫々の端部の信号をバッファリン
グする。

バイアス回路４の出力端は第１のバッファ２及び第２の
バッファ３の出力端にも接続されており、双方向バッフ
ァ部１と第１のバッファ２と第２のバッファ゛３とに別
々に直流バイアス電圧を供給する。＠１のバッファ２と
第２のバッファ３の出力端は亙いに他力のＯＥ制御端−
ｆに接続されている。

更に、第１のバッファ及び第２のバッファ３の出力端は
、演算処理部１ａを介し２て夫々双方向バッファ部］の
端ｒＤＩＲ及び端子ＯＥへ接続されている。

次に、第１図に小ず信号処理信号装置の動作について説
明する。

双方向バッファ部］は、第１のバッファ２及び第２のバ
ッファ３のいずれがドライブされても端子ＯＥがオンさ
れ、この状態で第１のバッファ２かドライブされた時に
信号Ａ側から信号Ｂ側ヘバッファリングされ、第２のバ
ッファ３かドライブされた時は、信号Ｂ側から信号Ａ側
ヘバッファリングされる。

バイアス回路４は、第１のバッファ２及び第２のバッフ
ァ３の出力端に、信号Ａ及びＢかドライブされていない
時には、第１のバッファ２及び第２のバッファ３のＯＥ
かオンとなるようにバイアス電圧を印加【、５ている。

今、入力信号Ａがドライブされ、バイアス回路４により
バイアスされる電圧と異なる電圧となった場合には、第
１のバッファ２が第２のバッファ３のＯＥをオフする電
圧を出力する。そのため、第１のハソー７アンかドライ
ブ状態を示す信号を、第２のバッフ−７３かノンドライ
ブ状態を示す信号を大々双方向ノ・ソファ部〕の端子Ｄ
ＩＲ及び端子ＯＥに供給する。これにより、双方向ハソ
二り？部〕か信４３．　Ａを信号Ｂ側へ伝達する。

同様に１２で、入力信号Ｂか、ドライブされた場合には
、信号Ｂか、信号Ａ側へ伝達される。

第２図は本発明の信号処理装置の第１の実施例を示す回
路図である。この実施例は負論理（アクティブ・ロー）
−Ｃ動作するように構成されている。

双方向？くソファ部１は、逆並列接続された２つのＯＥ
制御可能なバッファ５及び６により構成されている。第
１のバッファ２及び第２のバッファ３は夫々ＯＥ制御可
能なバッファ９及び１０からなっている。演算処理部１
ａは、夫々か一方の入力と他方の入力の否定入力とのＡ
ＮＤをとる２つのアント回路７及び８からなっている。

バイアス回路４は■ＤＤ′＠源に接続された４一つのバ
イアス抵抗１１、］２．１３．１４から構成されている
。

動作において、第２図にホずように、（ｉ号Ａが先にＬ
になると、バノーファ９のｔ（Ｊ力信（ＪかＬとなり、
二の出力信号のために、バッファ〕（〕のＯＥかオフと
−って・・ソファ１０の…力信号かＨとなる４、アシド
回路７及び８には第２図に示す信号か供給され、アット
回路７の出力信号かＨとなり、アンド回路８の出力信号
かＩ、となる。この結県、バッファ５は導通となり、バ
ッファ６は非導通となって、信号Ａがバッファ５を介し
て信号Ｉ３側へ伝達される。

逆に、信号Ｂか先にＬになると、バッファ１０の出力信
号かＬとなり、バッファ９の出ノＵ　（Ｍ号がＨとなる
。ＡＮＤ回路７及び８の出力信号が夫々Ｌ及びＨとなり
、・（ソファ５は非導通になり、バソ゛ノア６か導通す
る。その結果、信号Ｂがバッファ６を介し５て信号Ａ側
へ伝達される。

第３図は本発明の信号処理装置の第２の実施例を示す回
路図である。この実施例では、双方向バノー７７部］が
オーブレ・コレクタのバッファ５と・・ノ二ファ〕６と
により構成されている。バッファ１６　ｉ４．　ＯＥか
Ｌの時にＯＥかオンとなる誹うにされている。双方向バ
ッファ部１０両端に供給さｆする１６号は、オーブレ・
・コレクタ仕様のものか印加される。オーブン・コレク
タの場合はＯＥを制御する必要かないので、演算処理部
１ａは１個のアシド回路１５て構成されている。

動作において、第３図に示すように、信号Ａか先にＬに
なると、バッファ９の１Ｈ力信号かＬとなり、バｙ’７
７］　（１の出力信号かＨとなる。このため、アンド回
路１５の出力信号がＨとなり、バッファ５が導通され、
バッファ１６か非導通となる。

信号Ａか、バッファ５を介して信号Ｂへ伝達される。

逆に、信号Ｂか先にＬになった場合には、第３図と逆の
論理状態となり、信号Ｂが信号Ａ側へ伝達される。

前述した実施例において、バイアス抵抗を−ＧＮＤに接
続することによって、アクティブハイて動作することも
てきる。

［発明の効果コ 以上説明したように、本発明によれば、伝達するｆ≦号
以外の他のＣ５号を必要とせずに、双方向バッファのバ
ッファリング方向の制御及びｏ　ｉ：制御を容易に行な
う二とかてき、全体の構成を簡単化することかできる。

【図面の簡単な説明】

第１図は本発明の信号処理装置の基本構成を示すブロッ
ク図、第２図は本発明の信号処理装置の第１の実施例を
承引回路図、第３図は本発明のｆハ号処理装置の第２の
実施例を示す回路図である。 １　双方向バッファ部、１ａ・・演算処理部、２・第１
のバッファ、３−［２のバソ−７７，４・バイアス回路 １」つ願人代理人　弁理士　鈴江武彦

Claims (1)

【特許請求の範囲】
1. 信号を双方向に伝達し信号伝達方向の制御と出力可能制
   御とが可能な双方向バッファ部と、該双方向バッファ部
   に供給される一方の方向の信号を入力とし、その入力端
   が前記双方向バッファ部の一端に接続された第１のバッ
   ファ部と他方の方向の信号を入力とし、その入力端が前
   記双方向バッファ部の他端に接続された第２のバッファ
   とを有し、夫々の出力信号が他方の出力可能信号制御信
   号として供給されるバッファと、前記双方向バッファ部
   の両端と前記第１のバッファ及び第２のバッファとに直
   流バイアス電圧を供給するバイアス回路と、前記バッフ
   ァからの出力信号により前記双方向バッファ部の信号伝
   達方向の制御と出力可能制御とを行なう演算処理部とを
   具備することを特徴とする信号処理装置。