JPH03188516A - 電源制御方式 - Google Patents
電源制御方式Info
- Publication number
- JPH03188516A JPH03188516A JP1327566A JP32756689A JPH03188516A JP H03188516 A JPH03188516 A JP H03188516A JP 1327566 A JP1327566 A JP 1327566A JP 32756689 A JP32756689 A JP 32756689A JP H03188516 A JPH03188516 A JP H03188516A
- Authority
- JP
- Japan
- Prior art keywords
- power
- main
- control circuit
- power supply
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 210000000554 iris Anatomy 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本体装置に接続するr/O装置の電源の投入・切断を行
う電源制御方式に関し、 l/OW置内の主電源の投入・切断を行う制御回路に対
して、本体装置/前段のI/O装置から、あるいは更に
主電源から電源を供給し得るようにし、この制御回路に
順次投入・切断指示を行ってf/O装置の主電源の投入
・切断を行い、各I/O装置に補助電源を設けることな
く、システムの拡張性に制限を与えることなしにI/O
装置の電源の投入・切断を可能にすることを目的とし、
本体装置に接続する各1)0装置内に主電源の投入・切
断を行うIIJwj回路をそれぞれ設けると共に、本体
装置/前段の1)0装置からダイオードを介しておよび
自1)0i@置の主電源からダイオ・−ドを介して制御
回路に電源を供給し得るようにし、本体装置の電源から
最初の1)0装置内の上記ダイオードを介して制御回路
に電源を供給した状態で当該制御回路に電源投入指示を
行って主電源を投入し、この主電源から上記ダイオード
を介して当該lll1)1回路に電源を供給すると共に
この主電源から次段のI/O装置内の上記ダイオードを
介してIIJ御回路に電源を供給した状態で電源投入指
示を行うことを繰り返し、I/O装置の主電源の投入を
順次行うように構成する。また、各1)0装置に、当該
1)0装置内の電気回路に電源を供給する主電源と、該
主電源に接続され、上位装置からの電源投入信号の受信
に応じて核上電源の投入を行う制御回路と、該主電源の
電源を下位のI/O装置に導く回路と、該m両回路の電
源を上位のI/O装置の主電源、又は、本体装置の電源
の内の一方から導入する回路と、該制御回路に設けられ
、上位のI/O装置又は本体装置のtwm制御回路の電
源投入信号を受ける回路及び下位のl/Ovt置のw種
回路に電源投入信号を供給する為の回路とを備え、本体
装置に接続される上位の■/O装置より、下位のI/O
装置へ主電源の供給と、電源投入信号の繰り返しにより
、システム全体の電源を投入するように構成する。
う電源制御方式に関し、 l/OW置内の主電源の投入・切断を行う制御回路に対
して、本体装置/前段のI/O装置から、あるいは更に
主電源から電源を供給し得るようにし、この制御回路に
順次投入・切断指示を行ってf/O装置の主電源の投入
・切断を行い、各I/O装置に補助電源を設けることな
く、システムの拡張性に制限を与えることなしにI/O
装置の電源の投入・切断を可能にすることを目的とし、
本体装置に接続する各1)0装置内に主電源の投入・切
断を行うIIJwj回路をそれぞれ設けると共に、本体
装置/前段の1)0装置からダイオードを介しておよび
自1)0i@置の主電源からダイオ・−ドを介して制御
回路に電源を供給し得るようにし、本体装置の電源から
最初の1)0装置内の上記ダイオードを介して制御回路
に電源を供給した状態で当該制御回路に電源投入指示を
行って主電源を投入し、この主電源から上記ダイオード
を介して当該lll1)1回路に電源を供給すると共に
この主電源から次段のI/O装置内の上記ダイオードを
介してIIJ御回路に電源を供給した状態で電源投入指
示を行うことを繰り返し、I/O装置の主電源の投入を
順次行うように構成する。また、各1)0装置に、当該
1)0装置内の電気回路に電源を供給する主電源と、該
主電源に接続され、上位装置からの電源投入信号の受信
に応じて核上電源の投入を行う制御回路と、該主電源の
電源を下位のI/O装置に導く回路と、該m両回路の電
源を上位のI/O装置の主電源、又は、本体装置の電源
の内の一方から導入する回路と、該制御回路に設けられ
、上位のI/O装置又は本体装置のtwm制御回路の電
源投入信号を受ける回路及び下位のl/Ovt置のw種
回路に電源投入信号を供給する為の回路とを備え、本体
装置に接続される上位の■/O装置より、下位のI/O
装置へ主電源の供給と、電源投入信号の繰り返しにより
、システム全体の電源を投入するように構成する。
本発明は、本体装置に接続するl/Ovt置の電源の投
入・切断を行う電源制御方式に関するものである。一般
に電算機は、中心となる本体装置(CP U)と、ユー
ザ毎に仕様や台数の異なる■/O装置とを組み合せてシ
ステムを構成するようにしている。この際、各1)0装
置の電源は、本体装置から必要に応じて投入・切断する
のが通例である。このため、本体装置と各1)0装置と
の間は、電源制御インタフェースでつながれている。
入・切断を行う電源制御方式に関するものである。一般
に電算機は、中心となる本体装置(CP U)と、ユー
ザ毎に仕様や台数の異なる■/O装置とを組み合せてシ
ステムを構成するようにしている。この際、各1)0装
置の電源は、本体装置から必要に応じて投入・切断する
のが通例である。このため、本体装置と各1)0装置と
の間は、電源制御インタフェースでつながれている。
電源インタフェースは、システムの電源投入・切断を本
体装置から制御する目的で各1)0!!置にM両回路を
持ち、システムの電源が切断されている状態でも動作し
なければならないために何等かの手段によって制御用電
源を供給する必要がある。
体装置から制御する目的で各1)0!!置にM両回路を
持ち、システムの電源が切断されている状態でも動作し
なければならないために何等かの手段によって制御用電
源を供給する必要がある。
〔従来の技術と発明が解決しようとする課題〕従来、第
4図(イ)に示すように、本体装置の電源から各1)0
装置の制御回路の動作電源を供給し、本体装置から各I
/O装置の制御回路に投入指示あるいは切断指示を与え
てI/O装置の主電源の投入あるいは切断を行う、この
手法は、本体装置に内蔵する電源が、全てのI/O装置
の制御回路に供給できるだけの容量が必要となり、体積
/コストが増加すると共に、I/O装置の最大接続台数
が本体装置の電源容量、更に電源供給線の電圧降下によ
り、システムの拡張性に制限を受けるという問題ある。
4図(イ)に示すように、本体装置の電源から各1)0
装置の制御回路の動作電源を供給し、本体装置から各I
/O装置の制御回路に投入指示あるいは切断指示を与え
てI/O装置の主電源の投入あるいは切断を行う、この
手法は、本体装置に内蔵する電源が、全てのI/O装置
の制御回路に供給できるだけの容量が必要となり、体積
/コストが増加すると共に、I/O装置の最大接続台数
が本体装置の電源容量、更に電源供給線の電圧降下によ
り、システムの拡張性に制限を受けるという問題ある。
また、第4図(ロ)に示すように、各1)01!置に制
御回路用の補助電源を持たせ、この補助電源から制御回
路に電源を供給し、本体装置から各1)0装置の制御回
路に主電源の投入あるいは切断を行う、この手法は、各
1)0装置内に補助電源を設ける必要があり、当該補助
電源を構成する部品の増加による体積増加/コストアッ
プ、更に信鎖性の低下を招(という問題がある。
御回路用の補助電源を持たせ、この補助電源から制御回
路に電源を供給し、本体装置から各1)0装置の制御回
路に主電源の投入あるいは切断を行う、この手法は、各
1)0装置内に補助電源を設ける必要があり、当該補助
電源を構成する部品の増加による体積増加/コストアッ
プ、更に信鎖性の低下を招(という問題がある。
本発明は、I /Ovi置内の主電源の投入・切断を行
う制御回路に対して、本体袋N/前段の1)0装置から
、あるいは更に主電源から電源を供給し得るようにし、
この制御回路に順次投入・切断指示を行ってI/O装置
の主電源の投入・切断を行い、各1)0装置に補助電源
を設けることなく、システムの拡張性に制限を与えるこ
となしにI/O装置の電源の投入・切断を可能にするこ
とを目的としている。
う制御回路に対して、本体袋N/前段の1)0装置から
、あるいは更に主電源から電源を供給し得るようにし、
この制御回路に順次投入・切断指示を行ってI/O装置
の主電源の投入・切断を行い、各1)0装置に補助電源
を設けることなく、システムの拡張性に制限を与えるこ
となしにI/O装置の電源の投入・切断を可能にするこ
とを目的としている。
(課題を解決する手段〕
第1図を参照して課題を解決する手段を説明する。
第1図において、本体装置lは、各種制御を行う装置で
ある。
ある。
1)01!置2は、入出力処理を行う装置である。
制御回路2−1は、I/O装ff1Z内に設け、主電源
2−5の投入・切断などを制御する回路である。この制
御回路2−1は、本体装置lの電源l−1からあるいは
前段のI /O1!置2の主電源2−5から電源の供給
を受けたり、あるいは更に自I/O装置2の主電源2−
5から電源の供給を受けたりするようにしている。
2−5の投入・切断などを制御する回路である。この制
御回路2−1は、本体装置lの電源l−1からあるいは
前段のI /O1!置2の主電源2−5から電源の供給
を受けたり、あるいは更に自I/O装置2の主電源2−
5から電源の供給を受けたりするようにしている。
本発明は、第1図に示すように、本体装置lに接続する
各1)0装置2内に主電源2−5の投入・切断を行う制
御回路2−1をそれぞれ設けると共に、本体装置l/前
段のI/O装置2からダイオード2−2を介しておよび
自1)0装置2の主電源2−5からダイオード2−3を
介して制御回路2−1に電源を供給し得るようにし、本
体装置/O電源1−1から最初のI/O装置2内のダイ
オード2−2を介して制御回路2−1に電源を供給した
状態で当該f1)m回W12−1に電源投入指示を行っ
て主電源2−5を投入し、この主電源2−5からダイオ
ード2−3を介して当該制御回路2−1に電源を供給す
ると共に、この主電源2−5から次段のI/O!置2内
のダイオード2−2を介して制御回路2−1に電源を供
給した状態で電源投入指示を行うことを繰り返し、I
/O!置2の主電源2−5の投入を順次行うようにして
いる。
各1)0装置2内に主電源2−5の投入・切断を行う制
御回路2−1をそれぞれ設けると共に、本体装置l/前
段のI/O装置2からダイオード2−2を介しておよび
自1)0装置2の主電源2−5からダイオード2−3を
介して制御回路2−1に電源を供給し得るようにし、本
体装置/O電源1−1から最初のI/O装置2内のダイ
オード2−2を介して制御回路2−1に電源を供給した
状態で当該f1)m回W12−1に電源投入指示を行っ
て主電源2−5を投入し、この主電源2−5からダイオ
ード2−3を介して当該制御回路2−1に電源を供給す
ると共に、この主電源2−5から次段のI/O!置2内
のダイオード2−2を介して制御回路2−1に電源を供
給した状態で電源投入指示を行うことを繰り返し、I
/O!置2の主電源2−5の投入を順次行うようにして
いる。
また、各1)0装置に、当該I/O装置内の電気回路に
電源を供給する主電源2−5と、該主電源に接続され、
上位装置からの電源投入信号の受信に応じて該主電源の
投入を行う制御回路2−1と、該主電源の電源を下位の
I /O!置に導く回路2−6と、該制御回路の電源を
上位のI /O1ii置の主電源、又は、本体装置の電
源の内の一方から導入する回路2−4と、該制御回路に
設けられ、上位のI /O1!置又は本体装置の制御回
路からの電源投入信号を受ける回路2−7及び下位のI
/O装置の制御回路に電源投入信号を供給する為の回路
2−8とを備え、本体装置に接続される上位の1)0v
i置より、下位のI/O装置へ主電源の供給と、電源投
入信号の繰り返しにより、システム全体の電源を投入す
るようにしている。
電源を供給する主電源2−5と、該主電源に接続され、
上位装置からの電源投入信号の受信に応じて該主電源の
投入を行う制御回路2−1と、該主電源の電源を下位の
I /O!置に導く回路2−6と、該制御回路の電源を
上位のI /O1ii置の主電源、又は、本体装置の電
源の内の一方から導入する回路2−4と、該制御回路に
設けられ、上位のI /O1!置又は本体装置の制御回
路からの電源投入信号を受ける回路2−7及び下位のI
/O装置の制御回路に電源投入信号を供給する為の回路
2−8とを備え、本体装置に接続される上位の1)0v
i置より、下位のI/O装置へ主電源の供給と、電源投
入信号の繰り返しにより、システム全体の電源を投入す
るようにしている。
従って、各1)0装置2内の制御回路2−1に対して本
体装置1の電源/前段のI/C1置2の主電源2−5か
ら、あるいは更に自I/O装置2の主電源2−5から電
源を供給した制御口Wi2−1に順次電源の投入/切断
指示を与えて主電源2−5の投入/切断を行うことによ
り、本体装置1に接続する1)0装置2の主電源2−5
の投入・切断について、各I /O1&)置2に補助電
源を設けることな(、しかも本体装置lに接続するI/
O装置2の台数の制限なく、行うことが可能となる。
体装置1の電源/前段のI/C1置2の主電源2−5か
ら、あるいは更に自I/O装置2の主電源2−5から電
源を供給した制御口Wi2−1に順次電源の投入/切断
指示を与えて主電源2−5の投入/切断を行うことによ
り、本体装置1に接続する1)0装置2の主電源2−5
の投入・切断について、各I /O1&)置2に補助電
源を設けることな(、しかも本体装置lに接続するI/
O装置2の台数の制限なく、行うことが可能となる。
次に、第1図から第3図を用いて本発明の1実施例の構
成および動作を順次詳細に説明する。
成および動作を順次詳細に説明する。
第1図において、本体装置lは、各種制御を行う中央処
理装置(CP U)である。
理装置(CP U)である。
電fil−1は、本体装置lの制御回路1−2およびI
/O装置20制御回路2−1に電源を供給するものであ
って、制御回路1−2.2−1の2台分に電源を供給す
る容量を持つものである。
/O装置20制御回路2−1に電源を供給するものであ
って、制御回路1−2.2−1の2台分に電源を供給す
る容量を持つものである。
制御回路1−2は、T/O装置2の主電源2−5を順次
投入したり、切断したりなどするものである。
投入したり、切断したりなどするものである。
T/O装置2は、入出力処理を行う装置であって、シス
テムに応じて図示のように接続して順次主電源2−5を
投入したり、切断したりする本実施例の対象となる装置
である。
テムに応じて図示のように接続して順次主電源2−5を
投入したり、切断したりする本実施例の対象となる装置
である。
制御回路2−1は、I/O装置2内に設け、主電源2−
5の投入・切断などを制御する回路であって、後述する
第2図回路構成を持つ回路である。
5の投入・切断などを制御する回路であって、後述する
第2図回路構成を持つ回路である。
ダイオード2−2は、本体装Nlの電源1−1からの電
源あるいは前段のT/O装置2の主電源2−5からのt
fi (例えば12VDC)をR2O3−4に供給して
+5VDCの安定化電源にし、制御回路2−1に供給す
るためのものである。
源あるいは前段のT/O装置2の主電源2−5からのt
fi (例えば12VDC)をR2O3−4に供給して
+5VDCの安定化電源にし、制御回路2−1に供給す
るためのものである。
ダイオード2−3は、T/O装置2の1電1)12−5
からの電源(例えば12VDC)をR2O3−4に供給
して+5VDCの安定化電源にし、制御回路2−1に供
給するためのものである。
からの電源(例えば12VDC)をR2O3−4に供給
して+5VDCの安定化電源にし、制御回路2−1に供
給するためのものである。
R2O3−4は、ダイオード2−2.2−3を介して供
給された電源(例えば12VDc)から安定化した電源
(例えば5VDC)を発生し、制御回路2−1に供給す
るものである。
給された電源(例えば12VDc)から安定化した電源
(例えば5VDC)を発生し、制御回路2−1に供給す
るものである。
主電源2−5は、I/O装置lの各種回路に供給する電
源を生成するものである。
源を生成するものである。
電源を導く回路(線)2−6は、主電源2−5の電源を
下位のI/O装置に導く回路(線)である。
下位のI/O装置に導く回路(線)である。
電源投入信号等を受ける回路(線)2−7は、本体!1
f1の制御回路1−2からの′@電源投入信号を受けて
、制御回路2−1に通知する回路(線)である。
f1の制御回路1−2からの′@電源投入信号を受けて
、制御回路2−1に通知する回路(線)である。
電源投入信号等を供給する回路(線)2−8は、下位の
I/O装置の制!回路2−1に電源投入信号等を供給す
る回路(&l)である。
I/O装置の制!回路2−1に電源投入信号等を供給す
る回路(&l)である。
+1) 次に、第2図を用いて第1図構成の動作を順
次詳細に説明する。
次詳細に説明する。
第2図において、■は、本体装置の電源をONにする。
■は、I /O1!置(l)2の制御回路2−1を動作
状態にする。これら■、■は、第1図本体装置1の電源
1−1をONにしく投入し)、本体装置1の制御回路!
−2に電源を供給して動作状態にすると共に、最初のI
/O装置(I)2のダイオード2−2、R2O3−4を
介して電源を制御回路2−1に供給して動作状態にする
。
状態にする。これら■、■は、第1図本体装置1の電源
1−1をONにしく投入し)、本体装置1の制御回路!
−2に電源を供給して動作状態にすると共に、最初のI
/O装置(I)2のダイオード2−2、R2O3−4を
介して電源を制御回路2−1に供給して動作状態にする
。
■は、I/O装置(1)の主電源の投入指示を行う。
これは、■で電源の供給された最初のI/O装置20制
御回路2−1が本体装置IIの制御回路l−2から自I
/O!置2の主電源2−5の投入指示を受け、主電源2
−5を投入する。これにより、第1図1)0装置(1)
2の主電源2−5からダイオード2−3、R2O3−4
を介して制御回路2−1に電源を供給することとなり、
本体装置lの電1)1−1からの電源の供給な(ても、
当該制御回路2−1が動作する。
御回路2−1が本体装置IIの制御回路l−2から自I
/O!置2の主電源2−5の投入指示を受け、主電源2
−5を投入する。これにより、第1図1)0装置(1)
2の主電源2−5からダイオード2−3、R2O3−4
を介して制御回路2−1に電源を供給することとなり、
本体装置lの電1)1−1からの電源の供給な(ても、
当該制御回路2−1が動作する。
■は、菖/O装置(2)の制御回路が動作状態となる。
これは、■で主電源2−5を投入したことに対応して、
第1図1)0装置(1)2の主電源2−5からI/O装
置(2)2のダイオード2−2、R2O3−4を介して
制御回路2−1に電源が供給され当該制御回路2−1が
動作状態となる。
第1図1)0装置(1)2の主電源2−5からI/O装
置(2)2のダイオード2−2、R2O3−4を介して
制御回路2−1に電源が供給され当該制御回路2−1が
動作状態となる。
■は、1)0装置(2)の主電源の投入指示を行う。
これにより、I/O装置(2)の主電源2−5が投入さ
れ、当該主電源2−5からダイオード2−3、R2O3
−4を介して制御回路2−1に電源が供給されることと
なり、前段のI/O装置(1)2の主電源2−5からの
電源の供給なくても、当該制御回路2−1が動作するこ
とが可能となる。
れ、当該主電源2−5からダイオード2−3、R2O3
−4を介して制御回路2−1に電源が供給されることと
なり、前段のI/O装置(1)2の主電源2−5からの
電源の供給なくても、当該制御回路2−1が動作するこ
とが可能となる。
以下同様に本体装置lに接続されているT/O装置2に
台数分だけ順次主電源2−5の投入を行う。
台数分だけ順次主電源2−5の投入を行う。
以上のように、本体装置1の電源1−1あるいは前段の
T/O装置2の主電源2−5からダイオード2−2を介
して制御回路2−1に電源を供給して当該I/O装置2
の主電源2−5を投入することを繰り返し行い、本体装
置lに接続された台数分のI/O装置2の主電源2−5
を順次投入したり、あるいは逆の手順によって切断した
りすることにより、従来のI/O装置内に補助電源を設
けることなく、しかも接続される1)0装置の制限をな
くしてI/O装置2の主電源2−5の投入/切断を行う
ことが可能となる。
T/O装置2の主電源2−5からダイオード2−2を介
して制御回路2−1に電源を供給して当該I/O装置2
の主電源2−5を投入することを繰り返し行い、本体装
置lに接続された台数分のI/O装置2の主電源2−5
を順次投入したり、あるいは逆の手順によって切断した
りすることにより、従来のI/O装置内に補助電源を設
けることなく、しかも接続される1)0装置の制限をな
くしてI/O装置2の主電源2−5の投入/切断を行う
ことが可能となる。
第3図は、本発明に係る制御回路例を示す、これは、第
1図1)0装置2内の制御回路2−1の具体的な回路例
を示す。
1図1)0装置2内の制御回路2−1の具体的な回路例
を示す。
第3図において、ダイオード2−2は、本体装置1の電
源1−1から供給された電源あるいは前段のI/O装置
2の主電源2−5から供給された電源(例えば12VD
C)をREG2−4に供給し、安定化した電源(例えば
5VDC)を制御回路2−1に供給するためのものであ
る。
源1−1から供給された電源あるいは前段のI/O装置
2の主電源2−5から供給された電源(例えば12VD
C)をREG2−4に供給し、安定化した電源(例えば
5VDC)を制御回路2−1に供給するためのものであ
る。
ダイオード2−3は、主電源2−5からの1)ffl(
例えば12VDC)をREG2−5に供給し、安定化し
た電源を制御回路2−1に供給するためのものである。
例えば12VDC)をREG2−5に供給し、安定化し
た電源を制御回路2−1に供給するためのものである。
REG2−4は、3端子の安定化電源を生成するもので
ある。
ある。
制御回路2−1は、MPU (ワンチップマイクロプロ
セッサ)、アイソレータなどから構成される装置 て通知された電源投入/切断信号をMPUのRll端子
から受信し、内部で解読して図示外の主電源2−5を投
入したり、切断したり、更に、次段のI/O装置2に電
源投入/切断信号を通知したりなどするものである.こ
の際、ノイズの影響を受けないようにすると共に信号線
の数を少なくするため、カーレントループを用いたシリ
アル信号によって各1/O装置2のMPUと、本体装置
lの制御回路1−2との間で信号の授受を行うようにし
ている.また、MPUを用い、I/O装置2に装着され
ているファンの状態を監視したり、ランプを点灯したり
などの各種監視tIlII、表示制御を行ったりもして
いる。
セッサ)、アイソレータなどから構成される装置 て通知された電源投入/切断信号をMPUのRll端子
から受信し、内部で解読して図示外の主電源2−5を投
入したり、切断したり、更に、次段のI/O装置2に電
源投入/切断信号を通知したりなどするものである.こ
の際、ノイズの影響を受けないようにすると共に信号線
の数を少なくするため、カーレントループを用いたシリ
アル信号によって各1/O装置2のMPUと、本体装置
lの制御回路1−2との間で信号の授受を行うようにし
ている.また、MPUを用い、I/O装置2に装着され
ているファンの状態を監視したり、ランプを点灯したり
などの各種監視tIlII、表示制御を行ったりもして
いる。
(2)また、本体装置lの電源1−1あるいは■/0装
置2内の主1)12−5から下位のI/O装置2の制御
回路2−1に順次電源を供給するようにしてもよい.こ
の場合には、本体装置lあるいはI/O装N2から下位
のI/O装置2に電源の供給と、電源の投入信号とを繰
り返し供給し、システム全体の電源を投入するようにし
ている。
置2内の主1)12−5から下位のI/O装置2の制御
回路2−1に順次電源を供給するようにしてもよい.こ
の場合には、本体装置lあるいはI/O装N2から下位
のI/O装置2に電源の供給と、電源の投入信号とを繰
り返し供給し、システム全体の電源を投入するようにし
ている。
以上説明したように、本発明によれば、各星/0装置2
内の制御回路2−1に対して本体装置lの電源/前段の
I/O装置2の主電源2−5から、あるいは更に自I/
O装置2の主電源2−5から電源を供給して制纒回路2
−1に順次投入/切断指示を与えて主電源2−5の投入
/切断を行う構成を採用しているため、本体装置1に接
続されたI/O装置2の主電源2−5の投入・切断につ
いて、各!/0装置2に補助電源を設けることな《、し
かも本体装置1に接続するI/O装置2の台数の制限な
《、行うことができる。
内の制御回路2−1に対して本体装置lの電源/前段の
I/O装置2の主電源2−5から、あるいは更に自I/
O装置2の主電源2−5から電源を供給して制纒回路2
−1に順次投入/切断指示を与えて主電源2−5の投入
/切断を行う構成を採用しているため、本体装置1に接
続されたI/O装置2の主電源2−5の投入・切断につ
いて、各!/0装置2に補助電源を設けることな《、し
かも本体装置1に接続するI/O装置2の台数の制限な
《、行うことができる。
第1図は本発明の1実施例構成図、第2図は本発明の動
作説明図、第3図は本発明に係るwII1回路例、第4
図は従来技術の説明図を示す。
作説明図、第3図は本発明に係るwII1回路例、第4
図は従来技術の説明図を示す。
図中、lは本体装置、1−1は電源、1−2、2 −
1 41)1)回B、2 H l /Ovt置、2−2
、2−3はダイオード、2−4はREG、2−5は主電
源、2−6は電源を導く回路(線) 、2−7は電源投
入信号等を受ける回路(線) 、2−8は電源段入信等
を供給する回路《線》を表す。
1 41)1)回B、2 H l /Ovt置、2−2
、2−3はダイオード、2−4はREG、2−5は主電
源、2−6は電源を導く回路(線) 、2−7は電源投
入信号等を受ける回路(線) 、2−8は電源段入信等
を供給する回路《線》を表す。
Claims (2)
- (1)本体装置に接続するI/O装置の電源の投入・切
断を行う電源制御方式において、 本体装置(1)に接続する各I/O装置(2)内に主電
源(2−5)の投入・切断を行う制御回路(2−1)を
それぞれ設けると共に、本体装置(1)/前段のI/O
装置(2)からダイオード(2−2)を介しておよび自
I/O装置(2)の主電源(2−5)からダイオード(
2−3)を介して制御回路(2−1)に電源を供給し得
るようにし、 本体装置(1)の電源(1−1)から最初のI/O装置
(2)内の上記ダイオード(2−2)を介して制御回路
(2−1)に電源を供給した状態で当該制御回路(2−
1)に電源投入指示を行って主電源(2−5)を投入し
、この主電源(2−5)から上記ダイオード(2−3)
を介して当該制御回路(2−1)に電源を供給すると共
にこの主電源(2−5)から次段のI/O装置(2)内
の上記ダイオード(2−2)を介して制御回路(2−1
)に電源を供給した状態で電源投入指示を行うことを繰
り返し、I/O装置(2)の主電源(2−5)の投入を
順次行うように構成したことを特徴とする電源制御方式
。 - (2)本体装置と、複数のI/O装置が接続されたシス
テムの電源の投入を行う電源制御方式において、 各I/O装置に、 当該I/O装置内の電気回路に電源を供給する主電源(
2−5)と、 該主電源に接続され、上位装置からの電源投入信号の受
信に応じて該主電源の投入を行う制御回路(2−1)と
、 該主電源の電源を下位のI/O装置に導く回路(2−6
)と、 該制御回路の電源を上位のI/O装置の主電源、又は、
本体装置の電源の内の一方から導入する回路(2−4)
と、 該制御回路に設けられ、上位のI/O装置又は本体装置
の制御回路からの電源投入信号を受ける回路(2−7)
及び下位のI/O装置の制御回路に電源投入信号を供給
する為の回路(2−8)とを備え、本体装置に接続され
る上位のI/O装置より、下位のI/O装置へ主電源の
供給と、電源投入信号の繰り返しにより、システム全体
の電源を投入することを特徴とする電源制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1327566A JPH0782409B2 (ja) | 1989-12-18 | 1989-12-18 | 電源制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1327566A JPH0782409B2 (ja) | 1989-12-18 | 1989-12-18 | 電源制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03188516A true JPH03188516A (ja) | 1991-08-16 |
JPH0782409B2 JPH0782409B2 (ja) | 1995-09-06 |
Family
ID=18200498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1327566A Expired - Fee Related JPH0782409B2 (ja) | 1989-12-18 | 1989-12-18 | 電源制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0782409B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013020577A (ja) * | 2011-07-14 | 2013-01-31 | Fuji Electric Co Ltd | プログラマブルコントローラ |
-
1989
- 1989-12-18 JP JP1327566A patent/JPH0782409B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013020577A (ja) * | 2011-07-14 | 2013-01-31 | Fuji Electric Co Ltd | プログラマブルコントローラ |
Also Published As
Publication number | Publication date |
---|---|
JPH0782409B2 (ja) | 1995-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03188516A (ja) | 電源制御方式 | |
JPH05204497A (ja) | 電源のオンオフを遠隔制御される周辺装置 | |
JPH0561433A (ja) | 表示制御回路 | |
JPH0520767B2 (ja) | ||
JPH04145834A (ja) | 順序制御機能付き電源投入切断装置 | |
JPH0324609A (ja) | I/o用バッファic | |
JP2000213790A (ja) | 電子制御装置 | |
JPH0496451A (ja) | 2電源用リセット回路 | |
JP2000010675A (ja) | 情報処理装置の電源制御回路 | |
JPH01222692A (ja) | 扇風機制御装置 | |
JPS6345620A (ja) | コンピユ−タ | |
KR950012059B1 (ko) | 전원공급 제어회로 | |
JPS6086606A (ja) | デイジタル制御装置 | |
JPH04167043A (ja) | 携帯型電子機器 | |
JPH03169224A (ja) | 緊急電源切断方式 | |
JPS62277037A (ja) | 通電制御システム | |
JPS63170712A (ja) | 電圧供給制御方式 | |
JPH05244135A (ja) | クロック切替回路 | |
JPS63180102A (ja) | 二重化装置 | |
JPS62254223A (ja) | バス信号線の多重使用方法 | |
JPH05168177A (ja) | 電源制御装置 | |
JPS6330920A (ja) | 停電時低消費電力c−mos化cpu回路 | |
JPS6226520A (ja) | 端末システムの電源制御方式 | |
JPS6354653A (ja) | 入出力回路 | |
JPH1195848A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |