JPH0782409B2 - 電源制御方式 - Google Patents
電源制御方式Info
- Publication number
- JPH0782409B2 JPH0782409B2 JP1327566A JP32756689A JPH0782409B2 JP H0782409 B2 JPH0782409 B2 JP H0782409B2 JP 1327566 A JP1327566 A JP 1327566A JP 32756689 A JP32756689 A JP 32756689A JP H0782409 B2 JPH0782409 B2 JP H0782409B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- main
- power supply
- control circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】 〔概要〕 本体装置に接続するI/O装置の電源の投入・切断を行う
電源制御方式に関し、 I/O装置内の主電源の投入・切断を行う制御回路に対し
て、本体装置／前段のI/O装置から、あるいは更に主電
源から電源を供給し得るようにし、この制御回路に順次
投入・切断指示を行ってI/O装置の主電源の投入・切断
を行い、各I/O装置に補助電源を設けることなく、シス
テムの拡張性に制限を与えることなしにI/O装置の電源
の投入・切断を可能にすることを目的とし、 本体装置に接続する各I/O装置内に主電源の投入・切断
を行う制御回路をそれぞれ設けると共に、本体装置／前
段のI/O装置からダイオードを介しておよび自I/O装置の
主電源からダイオードを介して制御回路に電源を供給し
得るようにし、本体装置の電源から最初のI/O装置内の
上記ダイオードを介して制御回路に電源を供給した状態
で当該制御回路に電源投入指示を行って主電源を投入
し、この主電源から上記ダイオードを介して当該制御回
路に電源を供給すると共にこの主電源から次段のI/O装
置内の上記ダイオードを介して制御回路に電源を供給し
た状態で電源投入指示を行うことを繰り返し、I/O装置
の主電源の投入を順次行うように構成する。また、各I/
O装置に、当該I/O装置内の電気回路に電源を供給する主
電源と、該主電源に接続され、上位装置からの電源投入
信号の受信に応じて該主電源の投入を行う制御回路と、
該主電源の電源を下位のI/O装置に導く回路と、該制御
回路の電源を上位のI/O装置の主電源、又は、本体装置
の電源の内の一方から導入する回路と、該制御回路に設
けられ、上位のI/O装置又は本体装置の制御回路からの
電源投入信号を受ける回路及び下位のI/O装置の制御回
路に電源投入信号を供給する為の回路とを備え、本体装
置に接続される上位のI/O装置より、下位のI/O装置へ主
電源の供給と、電源投入信号の繰り返しにより、システ
ム全体の電源を投入するように構成する。
電源制御方式に関し、 I/O装置内の主電源の投入・切断を行う制御回路に対し
て、本体装置／前段のI/O装置から、あるいは更に主電
源から電源を供給し得るようにし、この制御回路に順次
投入・切断指示を行ってI/O装置の主電源の投入・切断
を行い、各I/O装置に補助電源を設けることなく、シス
テムの拡張性に制限を与えることなしにI/O装置の電源
の投入・切断を可能にすることを目的とし、 本体装置に接続する各I/O装置内に主電源の投入・切断
を行う制御回路をそれぞれ設けると共に、本体装置／前
段のI/O装置からダイオードを介しておよび自I/O装置の
主電源からダイオードを介して制御回路に電源を供給し
得るようにし、本体装置の電源から最初のI/O装置内の
上記ダイオードを介して制御回路に電源を供給した状態
で当該制御回路に電源投入指示を行って主電源を投入
し、この主電源から上記ダイオードを介して当該制御回
路に電源を供給すると共にこの主電源から次段のI/O装
置内の上記ダイオードを介して制御回路に電源を供給し
た状態で電源投入指示を行うことを繰り返し、I/O装置
の主電源の投入を順次行うように構成する。また、各I/
O装置に、当該I/O装置内の電気回路に電源を供給する主
電源と、該主電源に接続され、上位装置からの電源投入
信号の受信に応じて該主電源の投入を行う制御回路と、
該主電源の電源を下位のI/O装置に導く回路と、該制御
回路の電源を上位のI/O装置の主電源、又は、本体装置
の電源の内の一方から導入する回路と、該制御回路に設
けられ、上位のI/O装置又は本体装置の制御回路からの
電源投入信号を受ける回路及び下位のI/O装置の制御回
路に電源投入信号を供給する為の回路とを備え、本体装
置に接続される上位のI/O装置より、下位のI/O装置へ主
電源の供給と、電源投入信号の繰り返しにより、システ
ム全体の電源を投入するように構成する。
本発明は、本体装置に接続するI/O装置の電源の投入・
切断を行う電源制御方式に関するものである。一般に電
算機は、中心となる本体装置（CPU）と、ユーザ毎に仕
様や台数の異なるI/O装置とを組み合せてシステムを構
成するようにしている。この際、各I/O装置の電源は、
本体装置から必要に応じて投入・切断するのが通例であ
る。このため、本体装置と各I/O装置との間は、電源制
御インタフェースでつながれている。電源インタフェー
スは、システムの電源投入・切断を本体装置から制御す
る目的で各I/O装置に制御回路を持ち、システムの電源
が切断されている状態でも動作しなければならないため
に何等かの手段によって制御用電源を供給する必要があ
る。
切断を行う電源制御方式に関するものである。一般に電
算機は、中心となる本体装置（CPU）と、ユーザ毎に仕
様や台数の異なるI/O装置とを組み合せてシステムを構
成するようにしている。この際、各I/O装置の電源は、
本体装置から必要に応じて投入・切断するのが通例であ
る。このため、本体装置と各I/O装置との間は、電源制
御インタフェースでつながれている。電源インタフェー
スは、システムの電源投入・切断を本体装置から制御す
る目的で各I/O装置に制御回路を持ち、システムの電源
が切断されている状態でも動作しなければならないため
に何等かの手段によって制御用電源を供給する必要があ
る。
従来、第４図（イ）に示すように、本体装置の電源から
各I/O装置の制御回路の動作電源を供給し、本体装置か
ら各I/O装置の制御回路を投入指示あるいは切断指示を
与えてI/O装置の主電源の投入あるいは切断を行う。こ
の手法は、本体装置に内蔵する電源が、全てのI/O装置
の制御回路に供給できるだけの容量が必要となり、体積
／コストが増加すると共に、I/O装置の最大接続台数が
本体装置の電源容量、更に電源供給線の電圧降下によ
り、システムの拡張性に制限を受けるという問題ある。
各I/O装置の制御回路の動作電源を供給し、本体装置か
ら各I/O装置の制御回路を投入指示あるいは切断指示を
与えてI/O装置の主電源の投入あるいは切断を行う。こ
の手法は、本体装置に内蔵する電源が、全てのI/O装置
の制御回路に供給できるだけの容量が必要となり、体積
／コストが増加すると共に、I/O装置の最大接続台数が
本体装置の電源容量、更に電源供給線の電圧降下によ
り、システムの拡張性に制限を受けるという問題ある。
また、第４図（ロ）に示すように、各I/O装置に制御回
路用の補助電源を持たせ、この補助電源から制御回路に
電源を供給し、本体装置から各I/O装置の制御回路に主
電源の投入あるいは切断を行う。この手法は、各I/O装
置内の補助電源を設ける必要があり、当該補助電源を構
成する部品の増加による体積増加／コストアップ、更に
信頼性の低下を招くという問題がある。
路用の補助電源を持たせ、この補助電源から制御回路に
電源を供給し、本体装置から各I/O装置の制御回路に主
電源の投入あるいは切断を行う。この手法は、各I/O装
置内の補助電源を設ける必要があり、当該補助電源を構
成する部品の増加による体積増加／コストアップ、更に
信頼性の低下を招くという問題がある。
本発明は、I/O装置内の主電源の投入・切断を行う制御
回路に対して、本体装置／前段のI/O装置から、あるい
は更に主電源から電源を供給し得るようにし、この制御
回路に順次投入・切断指示を行ってI/O装置の主電源の
投入・切断を行い、各I/O装置に補助電源を設けること
なく、システムの拡張性に制限を与えることなしにI/O
装置の電源の投入・切断を可能にすることを目的として
いる。
回路に対して、本体装置／前段のI/O装置から、あるい
は更に主電源から電源を供給し得るようにし、この制御
回路に順次投入・切断指示を行ってI/O装置の主電源の
投入・切断を行い、各I/O装置に補助電源を設けること
なく、システムの拡張性に制限を与えることなしにI/O
装置の電源の投入・切断を可能にすることを目的として
いる。
第１図を参照して課題を解決する手段を説明する。
第１図において、本体装置１は、各種制御を行う装置で
ある。
ある。
I/O装置２は、入出力処理を行う装置である。
制御回路２−１は、I/O装置２内に設け、主電源２−５
の投入・切断などを制御する回路である。この制御回路
２−１は、本体装置１の電源１−１からあるいは前段の
I/O装置２の主電源２−５から電源の供給を受けたり、
あるいは更に自I/O装置２の主電源２−５から電源の供
給を受けたりするようにしている。
の投入・切断などを制御する回路である。この制御回路
２−１は、本体装置１の電源１−１からあるいは前段の
I/O装置２の主電源２−５から電源の供給を受けたり、
あるいは更に自I/O装置２の主電源２−５から電源の供
給を受けたりするようにしている。
本発明は、第１図に示すように、本体装置１に接続する
各I/O装置２内に主電源２−５の投入・切断を行う制御
回路２−１をそれぞれ設けると共に、本体装置1/前段の
I/O装置２からダイオード２−２を介しておよび自I/O装
置２の主電源２−５からダイオード２−３を介して制御
回路２−１に電源を供給し得るようにし、本体装置１の
電源１−１から最初のI/O装置２内のダイオード２−２
を介して制御回路２−１に電源を供給した状態で当該制
御回路２−１に電源投入指示を行って主電源２−５を投
入し、この主電源２−５からダイオード２−３を介して
当該制御回路２−１に電源を供給すると共に、この主電
源２−５から次段のI/O装置２内のダイオード２−２を
介して制御回路２−１に電源を供給した状態で電源投入
指示を行うことを繰り返し、I/O装置２の主電源２−５
の投入を順次行うようにしている。また、各I/O装置
に、当該I/O装置内の電気回路に電源を供給する主電源
２−５と、該主電源に接続され、上位装置からの電源投
入信号の受信に応じて該主電源の投入を行う制御回路２
−１と、該主電源の電源を下位のI/O装置に導く回路２
−６と、該制御回路の電源を上位のI/O装置の主電源、
又は、本体装置の電源の内の一方から導入する回路２−
４と、該制御回路に設けられ、上位のI/O装置又は本体
装置の制御回路からの電源投入信号を受ける回路２−７
及び下位のI/O装置の制御回路に電源投入信号を供給す
る為の回路２−８とを備え、本体装置に接続される上位
のI/O装置より、下位のI/O装置へ主電源の供給と、電源
投入信号の繰り返しにより、システム全体の電源を投入
するようにしている。
各I/O装置２内に主電源２−５の投入・切断を行う制御
回路２−１をそれぞれ設けると共に、本体装置1/前段の
I/O装置２からダイオード２−２を介しておよび自I/O装
置２の主電源２−５からダイオード２−３を介して制御
回路２−１に電源を供給し得るようにし、本体装置１の
電源１−１から最初のI/O装置２内のダイオード２−２
を介して制御回路２−１に電源を供給した状態で当該制
御回路２−１に電源投入指示を行って主電源２−５を投
入し、この主電源２−５からダイオード２−３を介して
当該制御回路２−１に電源を供給すると共に、この主電
源２−５から次段のI/O装置２内のダイオード２−２を
介して制御回路２−１に電源を供給した状態で電源投入
指示を行うことを繰り返し、I/O装置２の主電源２−５
の投入を順次行うようにしている。また、各I/O装置
に、当該I/O装置内の電気回路に電源を供給する主電源
２−５と、該主電源に接続され、上位装置からの電源投
入信号の受信に応じて該主電源の投入を行う制御回路２
−１と、該主電源の電源を下位のI/O装置に導く回路２
−６と、該制御回路の電源を上位のI/O装置の主電源、
又は、本体装置の電源の内の一方から導入する回路２−
４と、該制御回路に設けられ、上位のI/O装置又は本体
装置の制御回路からの電源投入信号を受ける回路２−７
及び下位のI/O装置の制御回路に電源投入信号を供給す
る為の回路２−８とを備え、本体装置に接続される上位
のI/O装置より、下位のI/O装置へ主電源の供給と、電源
投入信号の繰り返しにより、システム全体の電源を投入
するようにしている。
従って、各I/O装置２内の制御回路２−１に対して本体
装置１の電源／前段のI/O装置２の主電源２−５から、
あるいは更に自I/O装置２の主電源２−５から電源を供
給した制御回路２−１に順次電源の投入／切断指示を与
えて主電源２−５の投入／切断を行うことにより、本体
装置１に接続するI/O装置２の主電源２−５の投入・切
断について、各I/O装置２に補助電源を設けることな
く、しかも本体装置１に接続するI/O装置２の台数の制
限なく、行うことが可能となる。
装置１の電源／前段のI/O装置２の主電源２−５から、
あるいは更に自I/O装置２の主電源２−５から電源を供
給した制御回路２−１に順次電源の投入／切断指示を与
えて主電源２−５の投入／切断を行うことにより、本体
装置１に接続するI/O装置２の主電源２−５の投入・切
断について、各I/O装置２に補助電源を設けることな
く、しかも本体装置１に接続するI/O装置２の台数の制
限なく、行うことが可能となる。
次に、第１図から第３図を用いて本発明の１実施例の構
成および動作を順次詳細に説明する。
成および動作を順次詳細に説明する。
第１図において、本体装置１は、各種制御を行う中央処
理装置（CPU）である。
理装置（CPU）である。
電源１−１は、本体装置１の制御回路１−２およびI/O
装置２の制御回路２−１に電源を供給するものであっ
て、制御回路１−２、２−１の２台分に電源を供給する
容量を持つものである。
装置２の制御回路２−１に電源を供給するものであっ
て、制御回路１−２、２−１の２台分に電源を供給する
容量を持つものである。
制御回路１−２は、I/O装置２の主電源２−５を順次投
入したり、切断したりなどするものである。
入したり、切断したりなどするものである。
I/O装置２は、入出力処理を行う装置であって、システ
ムに応じて図示のように接続して順次主電源２−５を投
入したり、切断したりする本実施例の対象となる装置で
ある。
ムに応じて図示のように接続して順次主電源２−５を投
入したり、切断したりする本実施例の対象となる装置で
ある。
制御回路２−１は、I/O装置２内に設け、主電源２−５
の投入・切断などを制御する回路であって、後述する第
２図回路構成を持つ回路である。
の投入・切断などを制御する回路であって、後述する第
２図回路構成を持つ回路である。
ダイオード２−２は、本体装置１の電源１−１からの電
源あるいは前段のI/O装置２の主電源２−５からの電源
（例えば12VDC）をREG2−４に供給して＋5VDCの安定化
電源にし、制御回路２−１に供給するためのものであ
る。
源あるいは前段のI/O装置２の主電源２−５からの電源
（例えば12VDC）をREG2−４に供給して＋5VDCの安定化
電源にし、制御回路２−１に供給するためのものであ
る。
ダイオード２−３は、I/O装置２の主電源２−５からの
電源（例えば12VDC）をREG2−４に供給して＋5VDCの安
定化電源にし、制御回路２−１に供給するためのもので
ある。
電源（例えば12VDC）をREG2−４に供給して＋5VDCの安
定化電源にし、制御回路２−１に供給するためのもので
ある。
REG2−４は、ダイオード２−２、２−３を介して供給さ
れた電源（例えば12VDC）から安定化した電源（例えば5
VDC）を発生し、制御回路２−１に供給するものであ
る。
れた電源（例えば12VDC）から安定化した電源（例えば5
VDC）を発生し、制御回路２−１に供給するものであ
る。
主電源２−５は、I/O装置１の各種回路に供給する電源
を生成するものである。
を生成するものである。
電源を導く回路（線）２−６は、主電源２−５の電源を
下位のI/O装置に導く回路（線）である。
下位のI/O装置に導く回路（線）である。
電源投入信号等を受ける回路（線）２−７は、本体装置
１の制御回路１−２からの電源投入信号等を受けて、制
御回路２−１に通知する回路（線）である。
１の制御回路１−２からの電源投入信号等を受けて、制
御回路２−１に通知する回路（線）である。
電源投入信号等を供給する回路（線）２−８は、下位の
I/O装置の制御回路２−１に電源投入信号等を供給する
回路（線）である。
I/O装置の制御回路２−１に電源投入信号等を供給する
回路（線）である。
（１） 次に、第２図を用いて第１図構成の動作を順次
詳細に説明する。
詳細に説明する。
第２図において、は、本体装置の電源をONにする。
は、I/O装置（１）２の制御回路２−１を動作状態に
する。これら、は、第１図本体装置１の電源１−１
をONにし（投入し）、本体装置１の制御回路１−２に電
源を供給して動作状態にすると共に、最初のI/O装置
（１）２のダイオード２−２、REG2−４を介して電源を
制御回路２−１に供給して動作状態にする。
する。これら、は、第１図本体装置１の電源１−１
をONにし（投入し）、本体装置１の制御回路１−２に電
源を供給して動作状態にすると共に、最初のI/O装置
（１）２のダイオード２−２、REG2−４を介して電源を
制御回路２−１に供給して動作状態にする。
は、I/O装置（１）の主電源の投入指示を行う。これ
は、で電源の供給された最初のI/O装置２の制御回路
２−１が本体装置１の制御回路１−２から自I/O装置２
の主電源２−５の投入指示を受け、主電源２−５を投入
する。これにより、第１図I/O装置（１）２の主電源２
−５からダイオード２−３、REG2−４を介して制御回路
２−１に電源を供給することとなり、本体装置１の電源
１−１からの電源の供給なくても、当該制御回路２−１
が動作する。
は、で電源の供給された最初のI/O装置２の制御回路
２−１が本体装置１の制御回路１−２から自I/O装置２
の主電源２−５の投入指示を受け、主電源２−５を投入
する。これにより、第１図I/O装置（１）２の主電源２
−５からダイオード２−３、REG2−４を介して制御回路
２−１に電源を供給することとなり、本体装置１の電源
１−１からの電源の供給なくても、当該制御回路２−１
が動作する。
は、I/O装置（２）の制御回路が動作状態となる。こ
れは、で主電源２−５を投入したことに対応して、第
１図I/O装置（１）２の主電源２−５からI/O装置（２）
２のダイオード２−２、REG2−４を介して制御回路２−
１に電源が供給され当該制御回路２−１が動作状態とな
る。
れは、で主電源２−５を投入したことに対応して、第
１図I/O装置（１）２の主電源２−５からI/O装置（２）
２のダイオード２−２、REG2−４を介して制御回路２−
１に電源が供給され当該制御回路２−１が動作状態とな
る。
は、I/O装置（２）の主電源の投入指示を行う。これ
により、I/O装置（２）の主電源２−５が投入され、当
該主電源２−５からダイオード２−３、REG2−４を介し
て制御回路２−１に電源が供給されることとなり、前段
のI/O装置（１）２の主電源２−５からの電源の供給な
くても、当該制御回路２−１が動作することが可能とな
る。
により、I/O装置（２）の主電源２−５が投入され、当
該主電源２−５からダイオード２−３、REG2−４を介し
て制御回路２−１に電源が供給されることとなり、前段
のI/O装置（１）２の主電源２−５からの電源の供給な
くても、当該制御回路２−１が動作することが可能とな
る。
以下同様に本体装置１に接続されているI/O装置２に台
数分だけ順次主電源２−５の投入を行う。
数分だけ順次主電源２−５の投入を行う。
以上のように、本体装置１の電源１−１あるいは前段の
I/O装置２の主電源２−５からダイオード２−２を介し
て制御回路２−１に電源を供給して当該I/O装置２の主
電源２−５を投入することを繰り返し行い、本体装置１
に接続された台数分のI/O装置２の主電源２−５を順次
投入したり、あるいは逆の手順によって切断したりする
ことにより、従来のI/O装置内に補助電源を設けること
なく、しかも接続されるI/O装置の制限をなくしてI/O装
置２の主電源２−５の投入／切断を行うことが可能とな
る。
I/O装置２の主電源２−５からダイオード２−２を介し
て制御回路２−１に電源を供給して当該I/O装置２の主
電源２−５を投入することを繰り返し行い、本体装置１
に接続された台数分のI/O装置２の主電源２−５を順次
投入したり、あるいは逆の手順によって切断したりする
ことにより、従来のI/O装置内に補助電源を設けること
なく、しかも接続されるI/O装置の制限をなくしてI/O装
置２の主電源２−５の投入／切断を行うことが可能とな
る。
第３図は、本発明に係る制御回路例を示す。これは、第
１図I/O装置２内の制御回路２−１の具体的な回路例を
示す。
１図I/O装置２内の制御回路２−１の具体的な回路例を
示す。
第３図において、ダイオード２−２は、本体装置１の電
源１−１から供給された電源あるいは前段のI/O装置２
の主電源２−５から供給された電源（例えば12VDC）をR
EG2−４に供給し、安定化した電源（例えば5VDC）を制
御回路２−１に供給するためのものである。
源１−１から供給された電源あるいは前段のI/O装置２
の主電源２−５から供給された電源（例えば12VDC）をR
EG2−４に供給し、安定化した電源（例えば5VDC）を制
御回路２−１に供給するためのものである。
ダイオード２−３は、主電源２−５からの電源（例えば
12VDC）をREG2−５に供給し、安定化した電源を制御回
路２−１に供給するためのものである。
12VDC）をREG2−５に供給し、安定化した電源を制御回
路２−１に供給するためのものである。
REG2−４は、３端子の安定化電源を生成するものであ
る。
る。
制御回路２−１は、MPU（ワンチップマイクロプロセッ
サ）、アイソレータなどから構成され、本体装置１ある
いは前段のI/O装置２を経由して通知された電源投入／
切断信号をMPUのRX端子から受信し、内部で解読して図
示外の主電源２−５を投入したり、切断したり、更に、
次段のI/O装置２に電源投入／切断信号を通知したりな
どするものである。この際、ノイズの影響を受けないよ
うにすると共に信号線の数を少なくするため、カーレン
トループを用いたシリアル信号によって各I/O装置２のM
PUと、本体装置１の制御回路１−２との間で信号の授受
を行うようにしている。また、MPUを用い、I/O装置２に
装着されているファンの状態を監視したり、ランプを点
灯したりなどの各種監視制御、表示制御を行ったりもし
ている。
サ）、アイソレータなどから構成され、本体装置１ある
いは前段のI/O装置２を経由して通知された電源投入／
切断信号をMPUのRX端子から受信し、内部で解読して図
示外の主電源２−５を投入したり、切断したり、更に、
次段のI/O装置２に電源投入／切断信号を通知したりな
どするものである。この際、ノイズの影響を受けないよ
うにすると共に信号線の数を少なくするため、カーレン
トループを用いたシリアル信号によって各I/O装置２のM
PUと、本体装置１の制御回路１−２との間で信号の授受
を行うようにしている。また、MPUを用い、I/O装置２に
装着されているファンの状態を監視したり、ランプを点
灯したりなどの各種監視制御、表示制御を行ったりもし
ている。
（２） また、本体装置１の電源１−１あるいはI/O装
置２内の主電源２−５から下位のI/O装置２の制御回路
２−１に順次電源を供給するようにしてもよい。この場
合には、本体装置１あるいはI/O装置２から下位のI/O装
置２に電源の供給と、電源の投入信号とを繰り返し供給
し、システム全体の電源を投入するようにしている。
置２内の主電源２−５から下位のI/O装置２の制御回路
２−１に順次電源を供給するようにしてもよい。この場
合には、本体装置１あるいはI/O装置２から下位のI/O装
置２に電源の供給と、電源の投入信号とを繰り返し供給
し、システム全体の電源を投入するようにしている。
以上説明したように、本発明によれば、各I/O装置２内
の制御回路２−１に対して本体装置１の電源／前段のI/
O装置２の主電源２−５から、あるいは更に自I/O装置２
の主電源２−５から電源を供給して制御回路２−１に順
次投入／切断指示を与えて主電源２−５の投入／切断を
行う構成を採用しているため、本体装置１に接続された
I/O装置２の主電源２−５の投入・切断について、各I/O
装置２に補助電源を設けることなく、しかも本体装置１
に接続するI/O装置２の台数の制限なく、行うことがで
きる。
の制御回路２−１に対して本体装置１の電源／前段のI/
O装置２の主電源２−５から、あるいは更に自I/O装置２
の主電源２−５から電源を供給して制御回路２−１に順
次投入／切断指示を与えて主電源２−５の投入／切断を
行う構成を採用しているため、本体装置１に接続された
I/O装置２の主電源２−５の投入・切断について、各I/O
装置２に補助電源を設けることなく、しかも本体装置１
に接続するI/O装置２の台数の制限なく、行うことがで
きる。
第１図は本発明の１実施例構成図、第２図は本発明の動
作説明図、第３図は本発明に係る制御回路例、第４図は
従来技術の説明図を示す。 図中、１は本体装置、１−１は電源、１−２、２−１は
制御回路、２はI/O装置、２−２、２−３はダイオー
ド、２−４はREG、２−５は主電源、２−６は電源を導
く回路（線）、２−７は電源投入信号等を受ける回路
（線）、２−８は電源投入信等を供給する回路（線）を
表す。
作説明図、第３図は本発明に係る制御回路例、第４図は
従来技術の説明図を示す。 図中、１は本体装置、１−１は電源、１−２、２−１は
制御回路、２はI/O装置、２−２、２−３はダイオー
ド、２−４はREG、２−５は主電源、２−６は電源を導
く回路（線）、２−７は電源投入信号等を受ける回路
（線）、２−８は電源投入信等を供給する回路（線）を
表す。
Claims (2)
- 【請求項１】本体装置に接続するI/O装置の電源の投入
・切断を行う電源制御方式において、 本体装置（１）に接続する各I/O装置（２）内に主電源
（２−５）の投入・切断を行う制御回路（２−１）をそ
れぞれ設けると共に、本体装置（１）／前段のI/O装置
（２）からダイオード（２−２）を介しておよび自I/O
装置（２）の主電源（２−５）からダイオード（２−
３）を介して制御回路（２−１）に電源を供給し得るよ
うにし、 本体装置（１）の電源（１−１）から最初のI/O装置
（２）内の上記ダイオード（２−２）を介して制御回路
（２−１）に電源を供給した状態で当該制御回路（２−
１）に電源投入指示を行って主電源（２−５）を投入
し、この主電源（２−５）から上記ダイオード（２−
３）を介して当該制御回路（２−１）に電源を供給する
と共にこの主電源（２−５）から次段のI/O装置（２）
内の上記ダイオード（２−２）を介して制御回路（２−
１）に電源を供給した状態で電源投入指示を行うことを
繰り返し、I/O装置（２）の主電源（２−５）の投入を
順次行うように構成したことを特徴とする電源制御方
式。 - 【請求項２】本体装置と、複数のI/O装置が接続された
システムの電源の投入を行う電源制御方式において、 各I/O装置に、 当該I/O装置内の電気回路に電源を供給する主電源（２
−５）と、 該主電源に接続され、上記装置からの電源投入信号の受
信に応じて該主電源の投入を行う制御回路（２−１）
と、 該主電源の電源を下位のI/O装置に導く回路（２−６）
と、 該制御回路の電源を上位のI/O装置の主電源、又は、本
体装置の電源の内の一方から導入する回路（２−４）
と、 該制御回路に設けられ、上位のI/O装置又は本体装置の
制御回路からの電源投入信号を受ける回路（２−７）及
び下位のI/O装置の制御回路に電源投入信号を供給する
為の回路（２−８）とを備え、 本体装置に接続される上位のI/O装置より、下位のI/O装
置へ主電源の供給と、電源投入信号の繰り返しにより、
システム全体の電源を投入することを特徴とする電源制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1327566A JPH0782409B2 (ja) | 1989-12-18 | 1989-12-18 | 電源制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1327566A JPH0782409B2 (ja) | 1989-12-18 | 1989-12-18 | 電源制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03188516A JPH03188516A (ja) | 1991-08-16 |
| JPH0782409B2 true JPH0782409B2 (ja) | 1995-09-06 |
Family
ID=18200498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1327566A Expired - Fee Related JPH0782409B2 (ja) | 1989-12-18 | 1989-12-18 | 電源制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782409B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5737029B2 (ja) * | 2011-07-14 | 2015-06-17 | 富士電機株式会社 | プログラマブルコントローラ |
-
1989
- 1989-12-18 JP JP1327566A patent/JPH0782409B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03188516A (ja) | 1991-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6792553B2 (en) | CPU power sequence for large multiprocessor systems | |
| US20120137159A1 (en) | Monitoring system and method of power sequence signal | |
| US7116238B2 (en) | Electronic apparatus and fan module replacing method | |
| JPS61288725A (ja) | 電子機器の電源制御方式 | |
| JP3186938B2 (ja) | 外部電源オン／オフ制御システム | |
| US6029199A (en) | Computing system having a system supervisor and a collection of computing subunits each of which has a subunit supervisor | |
| JPH0782409B2 (ja) | 電源制御方式 | |
| WO2012155820A1 (en) | Circuit and method for power supply control | |
| JP2001147747A (ja) | Ｕｓｂハブ一体化電源供給装置 | |
| CN115912593A (zh) | 一种计算设备和供电方法 | |
| KR19980020940U (ko) | 컴퓨터 시스템의 전원 공급 장치 | |
| CN104914970A (zh) | 一种pcie插槽的通断电装置及方法、一种主板 | |
| KR20040001727A (ko) | 컴퓨터시스템 | |
| KR200159572Y1 (ko) | 퍼스널 컴퓨터용 전원 공급장치 | |
| US6529032B1 (en) | Methods and apparatus for full I/O functionality and blocking of backdrive current | |
| JPH05204497A (ja) | 電源のオンオフを遠隔制御される周辺装置 | |
| JP3086085B2 (ja) | 機能継続装置及びそれを用いたゲーム装置 | |
| JPS6260016A (ja) | 電源制御方式 | |
| KR20090022533A (ko) | 스위칭 레귤레이터를 이용한 핫스왑 기능 제공 장치 및방법 | |
| JPS59173811A (ja) | 電源制御方式 | |
| CN115347757A (zh) | 电源控制系统 | |
| JP2000010675A (ja) | 情報処理装置の電源制御回路 | |
| JPH0520767B2 (ja) | ||
| JP2671750B2 (ja) | 周辺制御装置 | |
| JPH0517705Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |