JP3086085B2 - 機能継続装置及びそれを用いたゲーム装置 - Google Patents
機能継続装置及びそれを用いたゲーム装置Info
- Publication number
- JP3086085B2 JP3086085B2 JP04294597A JP29459792A JP3086085B2 JP 3086085 B2 JP3086085 B2 JP 3086085B2 JP 04294597 A JP04294597 A JP 04294597A JP 29459792 A JP29459792 A JP 29459792A JP 3086085 B2 JP3086085 B2 JP 3086085B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- memory
- decoder
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電源を使用する機器にお
いて電源を切った時点での機能を継続保持する機能継続
装置に関するものである。
いて電源を切った時点での機能を継続保持する機能継続
装置に関するものである。
【０００２】
【従来の技術】電源からの電力を使用する機器は一般
に、その電源を商用交流電源から得ているが、その商用
交流電源が停電で切れた場合や、機器側で電源を切った
場合等において、再び電源が与えられたとき機器の機能
が再度始めから行なわれるのは不便であるので、電源切
断時点での機能をバックアップしておいて、その機能が
電源復元時に継続して行なわれるように配慮されている
ものが多い。
に、その電源を商用交流電源から得ているが、その商用
交流電源が停電で切れた場合や、機器側で電源を切った
場合等において、再び電源が与えられたとき機器の機能
が再度始めから行なわれるのは不便であるので、電源切
断時点での機能をバックアップしておいて、その機能が
電源復元時に継続して行なわれるように配慮されている
ものが多い。
【０００３】このようなバックアップ期間中は電源とし
てバッテリが使用されるが、そのバッテリの電力消費を
できるだけ少なくするためには機器内の回路の必要最小
限の部分だけをバッテリでバックアップするのが望まし
い。従って、ＣＰＵで動作する機器は電源供給時に動作
しているプログラムやデータを電源が切れた時点で保持
するＲＡＭ等のメモリを設けておいて、このＲＡＭに電
源供給時に予めプログラムやデータを順次書き込み保持
させておけばよい。
てバッテリが使用されるが、そのバッテリの電力消費を
できるだけ少なくするためには機器内の回路の必要最小
限の部分だけをバッテリでバックアップするのが望まし
い。従って、ＣＰＵで動作する機器は電源供給時に動作
しているプログラムやデータを電源が切れた時点で保持
するＲＡＭ等のメモリを設けておいて、このＲＡＭに電
源供給時に予めプログラムやデータを順次書き込み保持
させておけばよい。
【０００４】図３の従来例では、ＣＰＵ３０からのアド
レス指令データを第１の回路３１及び第２の回路３２で
順次デコードしてＲＯＭ３３の選択信号を得ており、ま
た第３の回路３４でＣＰＵ３０からのアドレス指令デー
タをＲＡＭ３５に与えるようにしている。また、電源に
関してはＡＣアダプタ３６を介して与えられる電力をＣ
ＰＵ３０、第１、第２の回路３１、３２及びＲＯＭ３３
に与えるとともにダイオードＤ１、Ｄ２によってＡＣア
ダプタ３６からの電源とバッテリ３７を自動的に選択し
て第３の回路３４とＲＡＭ３５に与えるようにしてい
る。この場合、ＡＣアダプタ３６から電力が出力されて
いるときはダイオードＤ１がＯＮ、ダイオードＤ２がＯ
ＦＦとなってＡＣアダプタ３６の電力が選択され、一方
ＡＣアダプタ３６から電力が出力されていないときはダ
イオードＤ１がＯＦＦ、ダイオードＤ２がＯＮとなって
バッテリ３７の電力が選択されて第３の回路３４とＲＡ
Ｍ３５にそれぞれ与えられる。
レス指令データを第１の回路３１及び第２の回路３２で
順次デコードしてＲＯＭ３３の選択信号を得ており、ま
た第３の回路３４でＣＰＵ３０からのアドレス指令デー
タをＲＡＭ３５に与えるようにしている。また、電源に
関してはＡＣアダプタ３６を介して与えられる電力をＣ
ＰＵ３０、第１、第２の回路３１、３２及びＲＯＭ３３
に与えるとともにダイオードＤ１、Ｄ２によってＡＣア
ダプタ３６からの電源とバッテリ３７を自動的に選択し
て第３の回路３４とＲＡＭ３５に与えるようにしてい
る。この場合、ＡＣアダプタ３６から電力が出力されて
いるときはダイオードＤ１がＯＮ、ダイオードＤ２がＯ
ＦＦとなってＡＣアダプタ３６の電力が選択され、一方
ＡＣアダプタ３６から電力が出力されていないときはダ
イオードＤ１がＯＦＦ、ダイオードＤ２がＯＮとなって
バッテリ３７の電力が選択されて第３の回路３４とＲＡ
Ｍ３５にそれぞれ与えられる。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来例ではＣＰＵ３０からのアドレス指定データをデコー
ドしてＲＯＭ３３の選択信号を得るのに、第１の回路３
１と第２の回路３２でデコードを行なう如く、複数の回
路を使用しているので、ＲＯＭ３３に至るまでの処理経
路が長くなる。その結果、入力から出力までの信号の遅
延が大きくなる。それは第１、第２の回路３１、３２を
構成するゲートがシリーズに何段も存することになるこ
とと、ＩＣ間の接続線路の分布容量などによる遅延が生
じるからである。ＲＡＭ３５を選択する信号についても
同様に遅延される。
来例ではＣＰＵ３０からのアドレス指定データをデコー
ドしてＲＯＭ３３の選択信号を得るのに、第１の回路３
１と第２の回路３２でデコードを行なう如く、複数の回
路を使用しているので、ＲＯＭ３３に至るまでの処理経
路が長くなる。その結果、入力から出力までの信号の遅
延が大きくなる。それは第１、第２の回路３１、３２を
構成するゲートがシリーズに何段も存することになるこ
とと、ＩＣ間の接続線路の分布容量などによる遅延が生
じるからである。ＲＡＭ３５を選択する信号についても
同様に遅延される。
【０００６】そして、選択信号の遅延が大きくなると、
ＲＯＭ３３でプログラムデータの読み出しが遅くなった
り、ＲＡＭ３５での書き込みや読み出しが遅れたりして
ゲーム装置全体におけるタイミングがＣＰＵ３０と合わ
なくなるという問題が生じる。また、電源を切り換える
のにディスクリートなダイオードＤ１、Ｄ２を用いてい
るので、これらのダイオードＤ１、Ｄ２による電圧降下
による電力損失が生じる。そして、ダイオードＤ１、Ｄ
２や回路３１、３２、３４によって構成部品の数や配線
基板上での占有スペースが増大するという欠点もあっ
た。
ＲＯＭ３３でプログラムデータの読み出しが遅くなった
り、ＲＡＭ３５での書き込みや読み出しが遅れたりして
ゲーム装置全体におけるタイミングがＣＰＵ３０と合わ
なくなるという問題が生じる。また、電源を切り換える
のにディスクリートなダイオードＤ１、Ｄ２を用いてい
るので、これらのダイオードＤ１、Ｄ２による電圧降下
による電力損失が生じる。そして、ダイオードＤ１、Ｄ
２や回路３１、３２、３４によって構成部品の数や配線
基板上での占有スペースが増大するという欠点もあっ
た。
【０００７】本発明はこのような点に鑑みなされたもの
であって、信号の遅延や電力の損失を可及的に抑えると
ともに部品の数を低減した機能継続装置及びゲーム装置
を提供することを目的とする。また、本発明は本来の電
源供給が停止してから電源再開したときに、その停止時
の状態に引き続く状態から制御を続行できるようにした
機能継続装置及びゲーム装置を提供することを目的とす
る。
であって、信号の遅延や電力の損失を可及的に抑えると
ともに部品の数を低減した機能継続装置及びゲーム装置
を提供することを目的とする。また、本発明は本来の電
源供給が停止してから電源再開したときに、その停止時
の状態に引き続く状態から制御を続行できるようにした
機能継続装置及びゲーム装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】 上記目的を達成する本
発明の機能継続装置は、一連の制御機能データを保持す
る第１メモリと、機能バックアップ用の第２メモリと、
前記第１メモリのアドレスデータを解読する第１デコー
ダと、前記第２メモリのアドレスデータを解読する第２
デコーダと、通常動作用の第１電源に接続されるととも
に前記第１メモリと第１デコーダに接続された第１電源
ラインと、バックアップ用の第２電源に接続される第２
電源ラインと、前記第２デコーダと前記第２メモリを第
１または第２電源ラインに接続する切り換え回路と、を
備え、前記第１電源ラインに前記第１電源からの電力が
与えられているときには前記切り換え回路は前記第２デ
コーダと前記第２メモリを第１電源ラインに接続し、前
記第１電源ラインに前記第１電源からの電力が与えられ
ていないときには前記切り換え回路は前記第２デコーダ
と前記第２メモリを前記第２電源ラインに接続するとと
もに前記第２デコーダは前記第２メモリを書き込み禁止
にすることで記憶されたデータを保持させ、前記第１、
第２デコーダ及び切り換え回路がワンチップの半導体基
板に設けられているとともに、第１デコーダは第１電源
からの電力供給が再開されたときに、第２メモリに記憶
されているデータに基づいて第１メモリに記憶されてい
る一連の制御機能データのうち前記第１電源からの電力
の停止時のデータに引き続くデータから出力させるよう
になっている。
発明の機能継続装置は、一連の制御機能データを保持す
る第１メモリと、機能バックアップ用の第２メモリと、
前記第１メモリのアドレスデータを解読する第１デコー
ダと、前記第２メモリのアドレスデータを解読する第２
デコーダと、通常動作用の第１電源に接続されるととも
に前記第１メモリと第１デコーダに接続された第１電源
ラインと、バックアップ用の第２電源に接続される第２
電源ラインと、前記第２デコーダと前記第２メモリを第
１または第２電源ラインに接続する切り換え回路と、を
備え、前記第１電源ラインに前記第１電源からの電力が
与えられているときには前記切り換え回路は前記第２デ
コーダと前記第２メモリを第１電源ラインに接続し、前
記第１電源ラインに前記第１電源からの電力が与えられ
ていないときには前記切り換え回路は前記第２デコーダ
と前記第２メモリを前記第２電源ラインに接続するとと
もに前記第２デコーダは前記第２メモリを書き込み禁止
にすることで記憶されたデータを保持させ、前記第１、
第２デコーダ及び切り換え回路がワンチップの半導体基
板に設けられているとともに、第１デコーダは第１電源
からの電力供給が再開されたときに、第２メモリに記憶
されているデータに基づいて第１メモリに記憶されてい
る一連の制御機能データのうち前記第１電源からの電力
の停止時のデータに引き続くデータから出力させるよう
になっている。
【０００９】なお、本発明は、ＣＰＵを有するゲーム機
本体に装着して一連のゲームを行ないうる着脱自在なゲ
ームソフト装置に特に有効である。
本体に装着して一連のゲームを行ないうる着脱自在なゲ
ームソフト装置に特に有効である。
【００１０】
【作用】本発明では制御回路が１つのＩＣとして構成さ
れているので、ＩＣとＩＣを接続するといった構造が不
要となる。また、シリーズに設けるゲートの数も全体と
して少なくて済むので、信号経路が短くなり、その分、
信号処理経路に遅延が生じにくくなる。更に、電源の切
り換え回路は第１、第２制御回路が設けられているＩＣ
内に形成されるので、この電源切り換え回路を電圧降下
の生じない若しくは電圧降下の小さい素子で構成するこ
とが可能となる。
れているので、ＩＣとＩＣを接続するといった構造が不
要となる。また、シリーズに設けるゲートの数も全体と
して少なくて済むので、信号経路が短くなり、その分、
信号処理経路に遅延が生じにくくなる。更に、電源の切
り換え回路は第１、第２制御回路が設けられているＩＣ
内に形成されるので、この電源切り換え回路を電圧降下
の生じない若しくは電圧降下の小さい素子で構成するこ
とが可能となる。
【００１１】
【実施例】以下本発明の実施例について図面を参照して
説明する。図１において、１はゲーム機本体であり、こ
の本体１には全体の制御を司るＣＰＵ２とゲームを実行
するワークＲＡＭ６とが設けられている。３は本体１に
接続されたＡＣアダプタであり、１００Ｖの商用交流電
圧を１０Ｖの直流電圧に変換して本体１に与える。本体
１には電源ＯＮ／ＯＦＦ用のスイッチ４が設けられてい
る。５は本体１に着脱自在に装着されるゲームソフト装
置であり、ワンチップのＩＣ１０、バッテリ１１、ゲー
ム用プログラム内蔵のＲＯＭ１２、ＲＡＭ１３を有して
いる。
説明する。図１において、１はゲーム機本体であり、こ
の本体１には全体の制御を司るＣＰＵ２とゲームを実行
するワークＲＡＭ６とが設けられている。３は本体１に
接続されたＡＣアダプタであり、１００Ｖの商用交流電
圧を１０Ｖの直流電圧に変換して本体１に与える。本体
１には電源ＯＮ／ＯＦＦ用のスイッチ４が設けられてい
る。５は本体１に着脱自在に装着されるゲームソフト装
置であり、ワンチップのＩＣ１０、バッテリ１１、ゲー
ム用プログラム内蔵のＲＯＭ１２、ＲＡＭ１３を有して
いる。
【００１２】ここで、ＩＣ１０は前記ＣＰＵ２からのア
ドレスデータを解読するデコーダ７、８と電源切り換え
回路９とを有している。デコーダ７（第１制御回路）の
出力である選択信号はＲＯＭ１２へ与えられてＲＯＭ１
２のプログラム読み出しに供される。読み出されたプロ
グラムは線路１４を通してゲームソフト装置５から本体
１へ伝送される。デコーダ８（第２制御回路）はＲＡＭ
１３の選択信号をＲＡＭ１３へ与える。ＲＡＭ１３には
ＣＰＵ２から前記ワークＲＡＭ６の動作データが与えら
れるようになっており、また、ＲＯＭ１２のアドレスデ
ータはデコーダ８からの選択信号とＣＰＵ２のデータに
基いてＲＡＭ１３に書き込まれたり読み出されたりす
る。ＲＡＭ１３のデータはゲーム（プログラム）の進行
に伴って順次更新される（書替えされる）。ＲＡＭ１３
から読み出されたデータは線路１５に出力され、ゲーム
ソフト装置５から本体１へ伝送される。
ドレスデータを解読するデコーダ７、８と電源切り換え
回路９とを有している。デコーダ７（第１制御回路）の
出力である選択信号はＲＯＭ１２へ与えられてＲＯＭ１
２のプログラム読み出しに供される。読み出されたプロ
グラムは線路１４を通してゲームソフト装置５から本体
１へ伝送される。デコーダ８（第２制御回路）はＲＡＭ
１３の選択信号をＲＡＭ１３へ与える。ＲＡＭ１３には
ＣＰＵ２から前記ワークＲＡＭ６の動作データが与えら
れるようになっており、また、ＲＯＭ１２のアドレスデ
ータはデコーダ８からの選択信号とＣＰＵ２のデータに
基いてＲＡＭ１３に書き込まれたり読み出されたりす
る。ＲＡＭ１３のデータはゲーム（プログラム）の進行
に伴って順次更新される（書替えされる）。ＲＡＭ１３
から読み出されたデータは線路１５に出力され、ゲーム
ソフト装置５から本体１へ伝送される。
【００１３】１６は本体１に接ながる第１電源ラインで
あり、本体１から電力が与えられる。この第１電源ライ
ン１６にはデコーダ７及びＲＯＭ１２が接続されてい
る。一方、１７はゲームソフト装置５内のバッテリ１１
に接続された第２の電源ラインである。バッテリ１１か
ら与えられる電圧は３Ｖ程度であり、本体１から第１電
源ライン１６に与えられる電圧（５〜１０Ｖ、ここでは
５Ｖとする）よりは低い。
あり、本体１から電力が与えられる。この第１電源ライ
ン１６にはデコーダ７及びＲＯＭ１２が接続されてい
る。一方、１７はゲームソフト装置５内のバッテリ１１
に接続された第２の電源ラインである。バッテリ１１か
ら与えられる電圧は３Ｖ程度であり、本体１から第１電
源ライン１６に与えられる電圧（５〜１０Ｖ、ここでは
５Ｖとする）よりは低い。
【００１４】９は電源切り換え回路であって、その出力
ライン１８はデコーダ８とＲＡＭ１３に接続されてい
る。前記第１、第２電源ライン１６、１７及び出力ライ
ン１８はそれぞれ一部がＩＣ１０内に設けられている。
電源切り換え回路９は第１電源ライン１６に本体側から
電力が与えられているときには第１電源ライン１６の電
力を出力ライン１８に出力し、第１電源ライン１６に電
力が与えられていない場合はバッテリ１１からの電力を
出力ライン１８に出力する。第１電源ライン１６に電力
が与えられていない状態としては、ＡＣアダプタ３を電
源コンセントに差し込んでいない場合、メインスイッチ
４をＯＦＦにしている場合、停電の場合等が挙げられ
る。
ライン１８はデコーダ８とＲＡＭ１３に接続されてい
る。前記第１、第２電源ライン１６、１７及び出力ライ
ン１８はそれぞれ一部がＩＣ１０内に設けられている。
電源切り換え回路９は第１電源ライン１６に本体側から
電力が与えられているときには第１電源ライン１６の電
力を出力ライン１８に出力し、第１電源ライン１６に電
力が与えられていない場合はバッテリ１１からの電力を
出力ライン１８に出力する。第１電源ライン１６に電力
が与えられていない状態としては、ＡＣアダプタ３を電
源コンセントに差し込んでいない場合、メインスイッチ
４をＯＦＦにしている場合、停電の場合等が挙げられ
る。
【００１５】今、ゲームソフト装置５を本体１に装着
し、第１電源ライン１６に電力が与えられている場合、
ゲームソフト装置５は本体１のＣＰＵ２からアドレス指
定データが出力される。このデータの一部はデコーダ
７、８でデコードされ、そのデコード出力がＲＯＭ１
２、ＲＡＭ１３へ与えられる。その結果、ＲＯＭ１２か
ら読み出されたプログラムデータは線路１４を通して本
体側へ伝送され、プログラムが実行される。ＲＡＭ１３
にはゲーム実行中の状態がＣＰＵ２からの指定により書
き込まれる。そして、そのデータを保持する。ＲＡＭ１
３から読み出されたデータは線路１５に出力される。
し、第１電源ライン１６に電力が与えられている場合、
ゲームソフト装置５は本体１のＣＰＵ２からアドレス指
定データが出力される。このデータの一部はデコーダ
７、８でデコードされ、そのデコード出力がＲＯＭ１
２、ＲＡＭ１３へ与えられる。その結果、ＲＯＭ１２か
ら読み出されたプログラムデータは線路１４を通して本
体側へ伝送され、プログラムが実行される。ＲＡＭ１３
にはゲーム実行中の状態がＣＰＵ２からの指定により書
き込まれる。そして、そのデータを保持する。ＲＡＭ１
３から読み出されたデータは線路１５に出力される。
【００１６】前記ＲＡＭ１３についてはデコーダ８でデ
コードされたデータに基いて書き込みや読み出しの制御
が行なわれるものであるから通常の動作時にはＲＡＭ１
３をどのように使うかは自由である。例えば、ゲーム遂
行の１つの役割としてＲＡＭ１３にワークＲＡＭ６のア
ドレスを一時的に保持するようにしてもよく、そのよう
にしなくてもよい。要は電源が切れたとき、即ち第１電
源ライン１６が消勢してバッテリ１１の電力が与えられ
るように電源が切り換ったときにＲＡＭ１３は書き込み
が禁止され、その時点までに書き込まれているデータを
保持すればよい。
コードされたデータに基いて書き込みや読み出しの制御
が行なわれるものであるから通常の動作時にはＲＡＭ１
３をどのように使うかは自由である。例えば、ゲーム遂
行の１つの役割としてＲＡＭ１３にワークＲＡＭ６のア
ドレスを一時的に保持するようにしてもよく、そのよう
にしなくてもよい。要は電源が切れたとき、即ち第１電
源ライン１６が消勢してバッテリ１１の電力が与えられ
るように電源が切り換ったときにＲＡＭ１３は書き込み
が禁止され、その時点までに書き込まれているデータを
保持すればよい。
【００１７】第１電源ライン１６の電力が与えられてい
る通常の動作時はＣＰＵ２からのアドレス指令に基いて
ゲーム動作が行なわれる。この状態で第１電源ライン１
６に電力が与えられなくなったとき、デコーダ７、ＲＯ
Ｍ１２は不作動となるが、デコーダ８とＲＡＭ１３は切
り換え回路９によってバッテリ１１からの電力が供給さ
れるので、作動状態を維持する。ただし、このときデコ
ーダ８は該デコーダ８に与えられる電源電圧が本体１か
らの５Ｖの電圧に代わってバッテリ１１による３Ｖの電
圧が印加される。更にＲＡＭ１３を書き込み禁止するよ
うに働く。このため電源切り換えの時点でＲＡＭに書き
込まれているデータは変化せずに保持される。
る通常の動作時はＣＰＵ２からのアドレス指令に基いて
ゲーム動作が行なわれる。この状態で第１電源ライン１
６に電力が与えられなくなったとき、デコーダ７、ＲＯ
Ｍ１２は不作動となるが、デコーダ８とＲＡＭ１３は切
り換え回路９によってバッテリ１１からの電力が供給さ
れるので、作動状態を維持する。ただし、このときデコ
ーダ８は該デコーダ８に与えられる電源電圧が本体１か
らの５Ｖの電圧に代わってバッテリ１１による３Ｖの電
圧が印加される。更にＲＡＭ１３を書き込み禁止するよ
うに働く。このため電源切り換えの時点でＲＡＭに書き
込まれているデータは変化せずに保持される。
【００１８】次に、再度第１電源ライン１６の電力が復
活したときはＣＰＵ２には線路１５を通してＲＡＭ１３
で保持されていた前のデータが入力されるので、ＣＰＵ
２は次のアドレスへ進むべき指令を与える。これによっ
てゲーム装置は第１電源ライン１６の電力が切れたとき
のプログラム（プログラムアドレス）に引き続くプログ
ラム（プログラムアドレス）からゲーム状態を再開する
ことになる。尚、このときは切り換え回路９は、その出
力ライン１８を通してデコーダ１８とＲＡＭ１３に第１
電源ライン１６の電力を供給する。
活したときはＣＰＵ２には線路１５を通してＲＡＭ１３
で保持されていた前のデータが入力されるので、ＣＰＵ
２は次のアドレスへ進むべき指令を与える。これによっ
てゲーム装置は第１電源ライン１６の電力が切れたとき
のプログラム（プログラムアドレス）に引き続くプログ
ラム（プログラムアドレス）からゲーム状態を再開する
ことになる。尚、このときは切り換え回路９は、その出
力ライン１８を通してデコーダ１８とＲＡＭ１３に第１
電源ライン１６の電力を供給する。
【００１９】上述したゲームソフト装置５はその左端側
に複数の端子ピン列（図示せず）を有していて、この端
子ピンを本体１の複数のソケット列（図示せず）に差し
込むことによって本体１に装着されるとともに電気的に
接続される。本体１には手動操作部が設けられており、
使用者がこの操作部を操作することによりゲームを行な
うことができる。
に複数の端子ピン列（図示せず）を有していて、この端
子ピンを本体１の複数のソケット列（図示せず）に差し
込むことによって本体１に装着されるとともに電気的に
接続される。本体１には手動操作部が設けられており、
使用者がこの操作部を操作することによりゲームを行な
うことができる。
【００２０】図２は図１のゲーム装置がファミリーコン
ピュータとして構成された場合を示している。同図にお
いて、２０はテレビジョン受像機、２１はゲーム装置本
体１とテレビジョン受像機２０を接ぐ信号線、４ａはメ
インスイッチ４を操作するための操作釦、２２、２３は
ゲーム操作を行なう操作部であり、それぞれ操作釦が設
けられている。ゲームソフト装置５は本体１に対し上方
から挿入装着されている。
ピュータとして構成された場合を示している。同図にお
いて、２０はテレビジョン受像機、２１はゲーム装置本
体１とテレビジョン受像機２０を接ぐ信号線、４ａはメ
インスイッチ４を操作するための操作釦、２２、２３は
ゲーム操作を行なう操作部であり、それぞれ操作釦が設
けられている。ゲームソフト装置５は本体１に対し上方
から挿入装着されている。
【００２１】以上において、ゲーム装置に関し述べた
が、本発明はゲーム装置に限ることなく、電源の中断
中、機能を保持する必要性のある種々の装置に適用可能
である。図１において、ＲＯＭ１２はゲーム用のプログ
ラムを内蔵しているが、このＲＯＭ１２に内蔵されてい
るプログラムが、ゲーム以外のプログラムであれば、５
で示す装置が他の装置になる。いずれにしても５で示す
装置は機能供給だけでなく、電源中断時における機能継
続の役割も持っている。
が、本発明はゲーム装置に限ることなく、電源の中断
中、機能を保持する必要性のある種々の装置に適用可能
である。図１において、ＲＯＭ１２はゲーム用のプログ
ラムを内蔵しているが、このＲＯＭ１２に内蔵されてい
るプログラムが、ゲーム以外のプログラムであれば、５
で示す装置が他の装置になる。いずれにしても５で示す
装置は機能供給だけでなく、電源中断時における機能継
続の役割も持っている。
【００２２】
【発明の効果】以上説明したように本発明によれば、一
連の機能データを有する第１メモリを制御する第１制御
回路と、第２メモリに記憶されたデータを保持させる第
２制御回路と、電源切り換え回路とがワンチップの半導
体基板に形成されているので、機能継続装置における部
品点数が少なくなり、接続作業や取り付けスペース等が
低減される。そして、第１、第２制御回路のそれぞれは
信号処理経路が短くできるので、信号の遅延が少なくな
り、他の回路とのタイミングがずれるという問題が生じ
ない。また、電源切り換え回路もＩＣ化されていること
により電圧降下のない若しくは電圧降下の小さい素子で
構成することもできるので、電源切り換え回路自身の電
圧降下による電力損失といった問題を払拭できる。第１
制御回路は第１電源からの電力供給が再開されたとき
に、第２メモリに記憶されているデータに基づいて第１
メモリに記憶されている一連の制御機能データのうち前
記第１電源からの電力の停止時のデータに引き続くデー
タから出力させるようになっているので、電源供給が停
止してから電源再開したときに、その停止時の状態に引
き続く状態からの制御を迅速且つ正確に遂行できる。こ
のような機能継続装置をゲームソフト装置に適用した場
合にもゲームソフト装置に対し同様の効果をもたらすこ
とができる。
連の機能データを有する第１メモリを制御する第１制御
回路と、第２メモリに記憶されたデータを保持させる第
２制御回路と、電源切り換え回路とがワンチップの半導
体基板に形成されているので、機能継続装置における部
品点数が少なくなり、接続作業や取り付けスペース等が
低減される。そして、第１、第２制御回路のそれぞれは
信号処理経路が短くできるので、信号の遅延が少なくな
り、他の回路とのタイミングがずれるという問題が生じ
ない。また、電源切り換え回路もＩＣ化されていること
により電圧降下のない若しくは電圧降下の小さい素子で
構成することもできるので、電源切り換え回路自身の電
圧降下による電力損失といった問題を払拭できる。第１
制御回路は第１電源からの電力供給が再開されたとき
に、第２メモリに記憶されているデータに基づいて第１
メモリに記憶されている一連の制御機能データのうち前
記第１電源からの電力の停止時のデータに引き続くデー
タから出力させるようになっているので、電源供給が停
止してから電源再開したときに、その停止時の状態に引
き続く状態からの制御を迅速且つ正確に遂行できる。こ
のような機能継続装置をゲームソフト装置に適用した場
合にもゲームソフト装置に対し同様の効果をもたらすこ
とができる。
【図１】本発明を実施したゲーム装置のブロック回路
図。
図。
【図２】それをファミリーコンピュータに適用した場合
の全体の概念図。
の全体の概念図。
【図３】従来の機能保持装置のブロック回路図。
１ ゲーム機本体 ２ ＣＰＵ ３ ＡＣアダプタ ４ メインスイッチ ５ ゲームソフト装置 ６ アドレス指令回路 ７ デコーダ（第１制御回路） ８ デコーダ（第２制御回路） ９ 電源切り換え回路 １０ ワンチップのＩＣ １１ バッテリ １２ プログラム内蔵のＲＯＭ １３ バックアップ用のＲＡＭ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/26 - 1/32
Claims (1)
- 【請求項１】 一連の制御機能データを保持する第１メ
モリと、機能バックアップ用の第２メモリと、前記第１
メモリのアドレスデータを解読する第１デコーダと、前
記第２メモリのアドレスデータを解読する第２デコーダ
と、通常動作用の第１電源に接続されるとともに前記第
１メモリと第１デコーダに接続された第１電源ライン
と、バックアップ用の第２電源に接続される第２電源ラ
インと、前記第２デコーダと前記第２メモリを第１また
は第２電源ラインに接続する切り換え回路と、を備え、 前記第１電源ラインに前記第１電源からの電力が与えら
れているときには前記切り換え回路は前記第２デコーダ
と前記第２メモリを第１電源ラインに接続し、前記第１
電源ラインに前記第１電源からの電力が与えられていな
いときには前記切り換え回路は前記第２デコーダと前記
第２メモリを前記第２電源ラインに接続するとともに前
記第２デコーダは前記第２メモリを書き込み禁止にする
ことで記憶されたデータを保持させ、 前記第１、第２デコーダ及び切り換え回路がワンチップ
の半導体基板に設けられているとともに、第１デコーダ
は第１電源からの電力供給が再開されたときに、第２メ
モリに記憶されているデータに基づいて第１メモリに記
憶されている一連の制御機能データのうち前記第１電源
からの電力の停止時のデータに引き続くデータから出力
させることを特徴とする機能継続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04294597A JP3086085B2 (ja) | 1992-11-02 | 1992-11-02 | 機能継続装置及びそれを用いたゲーム装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04294597A JP3086085B2 (ja) | 1992-11-02 | 1992-11-02 | 機能継続装置及びそれを用いたゲーム装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06149425A JPH06149425A (ja) | 1994-05-27 |
| JP3086085B2 true JP3086085B2 (ja) | 2000-09-11 |
Family
ID=17809825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04294597A Expired - Fee Related JP3086085B2 (ja) | 1992-11-02 | 1992-11-02 | 機能継続装置及びそれを用いたゲーム装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3086085B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2363556B (en) * | 2000-05-12 | 2004-12-22 | Global Silicon Ltd | Digital audio processing |
| JP2006026441A (ja) * | 2005-10-11 | 2006-02-02 | Takao:Kk | 遊技機 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6361023U (ja) * | 1986-10-06 | 1988-04-22 | ||
| JPH0355615A (ja) * | 1989-07-25 | 1991-03-11 | Fujitsu Ltd | ワンチップマイクロコンピュータ |
-
1992
- 1992-11-02 JP JP04294597A patent/JP3086085B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06149425A (ja) | 1994-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100603926B1 (ko) | 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법 | |
| US8055889B2 (en) | BIOS management device and method for managing BIOS setting value | |
| JP4448851B2 (ja) | Ａｃ電力不足における動作状態の保存及び回復のためのｂｉｏｓ | |
| US5237698A (en) | Microcomputer | |
| JPH03231320A (ja) | マイクロコンピュータシステム | |
| US20040043734A1 (en) | Semiconductor device | |
| JP2007503054A (ja) | Ａｃ電力不足での動作状態の保存 | |
| JP3086085B2 (ja) | 機能継続装置及びそれを用いたゲーム装置 | |
| US10311001B2 (en) | Electronic device and communication method thereof | |
| WO1999021127A1 (fr) | Support sous forme de carte et carte pour ordinateur personnel | |
| US7321980B2 (en) | Software power control of circuit modules in a shared and distributed DMA system | |
| JP3076239B2 (ja) | オンボード書込制御方法 | |
| JPS5960786A (ja) | 半導体集積回路 | |
| JP4389308B2 (ja) | メモリの制御装置および制御方法 | |
| JP2007503055A (ja) | Ａｃ電力無しでのパワーボタン及びデバイス起動イベント処理方法 | |
| KR20040001727A (ko) | 컴퓨터시스템 | |
| KR100471080B1 (ko) | 컴퓨터시스템의 전원제어회로 | |
| JP2003308179A (ja) | バックアップ装置 | |
| KR0130785Y1 (ko) | 휴대용 컴퓨터의 피씨엠씨아이에이 카드 교체시 자동 감지장치 | |
| JPH04259989A (ja) | 電源制御方式 | |
| JPH05241978A (ja) | 電子機器 | |
| JPH07244544A (ja) | コンピュータシステム | |
| US20040039873A1 (en) | Management system for access control modes of a DRAM module socket | |
| JP2004164182A (ja) | 半導体集積回路 | |
| JP2000022076A (ja) | マクロモジュールの制御装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |