JPH04199186A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えば液晶表示パネル等のドツトマトリッ
クス型の表示パネルとその駆動回路からなる画像表示装
置に関する。

［従来の技術］ 近年、携帯型の小型テレビ受像機やパーソナルコンビ二
一夕などでは表示部に液晶表示パネルを用いたものが主
流となっており、そのサイズも年々大型化している。こ
の液晶表示パネルを表示駆動するための画像表示装置で
は、信号電極側を駆動する駆動回路及び走査電極側を駆
動する駆動回路共にＬＳＩ化されており、それとは別に
、信号電極駆動電圧及び走査電極駆動電圧を発生する電
圧発生回路を備えている。

［発明が解決しようとする課題］ しかして、上記した従来の電圧発生回路は、それぞれ多
数、例えば４個程度の差動増幅器が必要であり、回路構
成が複雑になる点や、これらの増幅器に正電源、負電源
を供給しなければならない点など、信号電極駆動回路及
び走査電極駆動回路内に併設してＬＳＩ化することが困
難であり、装置の小型化への障害となっていた。

本発明は上記のような実情に鑑みてなされたもので、そ
の目的とするところは、信号電極駆動電圧及び走査電極
駆動電圧を発生する電圧発生回路を信号電極駆動回路、
走査電極駆動回路に内蔵し、回路の小型化をはかること
か可能な画像表示装置を提供することにある。

［課題を解決するための手段及び作用］すなわちこの発
明は、第ユの信号電極駆動電圧を出力する第１の電圧源
に対し、上記第１の信号電極駆動電圧を反転して第２の
信号電極駆動電圧を出力する第１のスイッチドキャパシ
タ回路を信号電極駆動回路に内蔵し、また、第１の走査
電極駆動電圧を出力する第２の電圧源に対し、上記第１
の走査電極駆動電圧を反転して第２の走査電極駆動電圧
を出力する第２のスイッチドキャパシタ回路を信号電極
駆動回路に内蔵したもので、上記第１及び第２のスイッ
チドキャパシタ回路を信号電極駆動回路、走査電極駆動
回路と共に集積化し、回路の小型化をはかることができ
る。

［実施例］ 以下本発明を液晶テレビ装置に適用した場合の一実施例
を図面を参照して説明する。

第１図はその全体構成を示すものであり、アンテナ】５
０で受信されたテレビ放送電波はテレビ回路１３０に入
力される。テレビ回路１３０ては、受信信号からアナロ
グの映像信号と垂直同期クロックφ９、水平同期クロッ
クφＨを得、映像信号をＡ／Ｄ変換器１２０に、垂直同
期クロックφ、２及び水平同期クロックφ□をタイミン
グ発生回路１４０に出力する。タイミング発生回路１４
０は、垂直同期クロックφ、及び水平同期クロックφ□
を基に種々のタイミング信号を発生し、上記Ａ／Ｄ変換
器１２０、信号側駆動回路８０及び走査側駆動回路２０
に送出する。Ａ／Ｄ変換器１２０は、タイミング発生回
路１４０からのタイミング信号により入力された映像信
号を例えば３ビット階調のデジタル信号Ｄ］〜Ｄ３に変
換し、信号側駆動回路８０に送る。

信号側駆動回路８０は、印加される電圧ｖ２（ｖ２＞Ｇ
ＮＤ）とＶ３　（−ＧＮＤ）とにより電圧Ｖ４　（Ｖ４
＜ＧＮＤ、ｌ　Ｖ４　ｌ　−Ｉ　Ｖ２１）を発生し、こ
れらの電圧Ｖ２．Ｖ３．Ｖ４を駆動電圧として液晶表示
パネル１００の信号電極Ｙｌ〜Ｙ３６０を表示駆動する
。上記走査側駆動回路２０は、印加サレル電圧Ｖｌ　（
Ｖｌ　＞Ｖ２＞ＧＮＤ）とＶ３　（−ＧＮＤ）と１．：
ヨリｌｉ圧Ｖ５（Ｖ５＜Ｖ４＜ＧＮＤ、１Ｖ５１−ＩＶ
ＩＩ）を発生し、これらの電圧Ｖｌ、Ｖ３．Ｖ５を駆動
電圧として液晶表示パネル】００の走査電極Ｘ１〜Ｘ２
４０を順次駆動する。

次に、上記信号側駆動回路８０、走査側駆動回路２０内
に設けられる電圧発生回路の原理構成について第２図に
より説明する。

同図でＥは直流電源で、一端子が接地されると共に、子
端子と接地間に可変抵抗Ｒ１と抵抗Ｒ２の直列回路が接
続される。そして、可変抵抗Ｒ１と抵抗Ｒ２との間の分
圧電圧が差動増幅器Ａ１の＋端子に入力される。この差
動増幅器ＡＩは、−端子が抵抗Ｒａを介して接地される
と共に、出力端子と一端子との間にフィードバック用の
抵抗Ｒｂが接続されて非反転増幅器を構成しており、抵
抗Ｒａ、Ｒｂの値により増幅率が決定される。

そして、上記差動増幅器Ａ１の出力信号が出力ライン１
】を介して液晶駆動電圧Ｖ１として取出されると共に、
抵抗Ｒ３，Ｒ４を直列に介して接地され、抵抗Ｒ３とＲ
４との接続点に生ずる電圧が差動増幅器Ａ２の子端子に
入力される。この差動増幅器Ａ２は、出力端子と一端子
が接続され、非反転型のボルテージフォロアを構成して
いる。そして、この差動増幅器Ａ２の出力が出力ライン
１２を介して液晶駆動電圧ｖ２として取り出される。

上記差動増幅器Ａ１．Ａ２には、動作電源として接地と
正電源Ｅ十がｒＥ＋＞ＶＩＪの条件で供給される。

また、上記液晶駆動電圧ｖ１が取り出される出力ライン
１１は、第１のスイッチドキャパシタ回路１３を介して
出力ライン１５に接続される。上記第１のスイッチドキ
ャパシタ回路】３は、アナログスイッチＳＷＩ　、ＳＷ
２　、ＳＷ３　、ＳＷ４及びコンデンサＣａ、Ｃｂから
なり、田カライン月と出力ライン１５との間にアナログ
スイッチＳＷＩ。

ＳＷ２．ＳＷ３．ＳＷ４が直列に接続され、アナログス
イッチＳＷ３とＳＷ４との接続点が接地される。そして
、アナログスイッチＳＷ２．ＳＷ３に対してコンデンサ
ｃｂが並列に接続されると共に、出力ライン１５と接地
との間にコンデンサｃｂか接続される。上記アナログス
イッチＳＷＩ。

ＳＷ３は、後述するクロックパルスＣＩＡによりオン／
オフ制御され、アナログスイッチＳＷ２゜ＳＷ４は、ク
ロックパルスＣＫＢによりオン／オフ制御される。すな
わち、アナログスイッチＳＷ２．ＳＷ３は、クロックパ
ルスＣＫＡ。

ＣＫＢがハイレベルの時にオンし、ローレベルの時にオ
フする。上記クロックパルスＣＩＡとＣＫＢは、同一周
期、例えば２Ｈ（１，Ｈは１水平走査期間）の周期で１
８０”の位相差を有しており、同時にはハイレベルとな
らないように設定されている。

一方、上記液晶駆動電圧Ｖ２が取り出される出力ライン
１２は、第２のスイッチドキャパシタ回路１４を介して
出力ライン１６に接続される。上記第２のスイッチドキ
ャパシタ回路１４は、アナログスイッチＳＷ５　、ＳＷ
６　、ＳＷ７　、ＳＷ８及びコンデンサＣｃ、Ｃｄから
なり、出力ラインＩ２と出力ライン１６との間にアナロ
グスイッチＳＷ５゜ＳＷ６　、ＳＷ７　、ＳＷ８か直列
に接続され、アナログスイッチＳＷ５とＳＷ６との接続
点が接地される。そして、アナログスイッチＳＷ６．Ｓ
Ｗ７に対してコンデンサＣｃが並列に接続されると共に
、出力ライン１６と接地との間にコンデンサＣｄか接続
される。上記アナログスイッチＳＷ５゜ＳＷ７は、クロ
ックパルスＣＫＣによりオン／オフ制御され、アナログ
スイッチｓｗｅ、ｓｗｓは、クロックパルスＣＫＤによ
りオン／オフ制御される。すなわち、アナログスイッチ
ＳＷ５．ＳＷ６は、クロックパルスＣＫＣ，ＣＫＤがノ
１イレベルの時にオンし、ローレベルの時にオフする。

上記クロックパルスＣＫＣとＣＫＤは、クロックパルス
ＣＩＡ、ＣＫＢと同様に例えば２Ｈの周期で１８０’の
位相差を有している。

次に上記第２図に示した回路の動作を第３図により説明
する。直流電源Ｅは、可変抵抗Ｒ１と抵抗Ｒ２により分
圧され、その分圧電圧かその基準電圧として差動増幅器
Ａ１に供給される。上記基準電圧は、可変抵抗Ｒ１の調
整により任意に設定することができる。そして、差動増
幅器Ａ１は、上記基準電圧を同極性で、しかも、抵抗Ｒ
ａ。

Ｒｂの値により決められた倍率で増幅し、出力ライン１
１より液晶駆動電圧Ｖ１として出力する。また、この電
圧Ｖ１は、抵抗Ｒ３，Ｒ４で分圧されて差動増幅器Ａ２
に入力される。この差動増幅器Ａ２は、上記分圧入力に
対して同一の電圧を出力ライン１２を介して液晶駆動電
圧■２として出力する。

一方、第１のスイッチドキャパシタ回路１３は、クロッ
クパルスＣＫＡ、ＣＫＢにより制御されて液晶駆動電圧
ｖ５を発生する。すなわち、第２図に示すクロックパル
スＣＫＡがハイレベル、クロックパルスＣＫＢがローレ
ベルの期間は、アナログスイッチＳＷＩ　、ＳＷ３がオ
ン、アナログスイッチＳＷ２．ＳＷ４がオフとなり、出
力ライン１１と接地との間にコンデンサＣａが接続され
た状態となる。したがってコンデンサＣａは、アナログ
スイッチＳＷＩに接続されているＡ点側がｖルベル、ア
ナログスイッチＳＷ８に接続されているＢ点側が接地レ
ベルに充電される。

次にクロックパルスＣＩＡがローレベルで、クロックパ
ルスＣＫＢがハイレベルとなる期間は、アナログスイッ
チＳＷＩ、ＳＷ３がオフ、アナログスイッチＳＷ２．Ｓ
Ｗ４がオンとなり、コンデンサＣａのＡ点が接地され、
Ｂ点か出力ライン１５に接続された状態となる。したが
って、コンデンサＣａは、Ｂ点の電位が−ｖ１となり、
出力ライン１５に接続されているコンデンサｃｂを第２
図に示すように−Ｖｌ（Ｃ点）に充電する。

そして、クロックパルスＣＫＢかローレベルの期間は、
アナログスイッチＳＷ４かオフするので、コンデンサｃ
ｂに充電されたーＶ１の電圧が液晶駆動電圧■５として
負荷に供給される。

以下、同様の動作が繰り返され、液晶駆動電圧ｖ５は、
液晶駆動電圧Ｖ１に対し、接地電位（−Ｖ３）を中心と
して対称となるレベルに保持される。この場合、アナロ
グスイッチＳＷ４がオフしている期間、コンデンサｃｂ
の充電電荷が負荷を介して放電されるので、液晶駆動電
圧ｖ５のレベルか変動するが、そのレベル変動は小さく
液晶表示パネルの輝度が変化することはない。

また、第２のスイッチドキャパシタ回路１４においても
、クロックパルスＣＫＣ，ＣＫＤに従って動作し、第１
のスイッチドキャパシタ回路１３と同様の動作により、
液晶駆動電圧ｖ４を発生する。

この液晶駆動電圧Ｖ４は、液晶駆動電圧ｖ２に対し、接
地電位（−Ｖ３）を中心として対称となるレベルに保持
される。

なお、上記第２図では、差動増幅器Ａｌ、Ａ２の動作電
源として正電ＲＥ＋を用いた場合について説明したが、
負電源を用いた場合でも同様にして液晶駆動電圧■１〜
■５を発生することができる。

上記のように、正電源または負電源の一方を用いて液晶
駆動電圧Ｖ１〜ｖ５を発生することができ、また、スイ
ッチドキャパシタ回路１３．１４により液晶駆動電圧Ｖ
５．Ｖ４を発生することにより、増幅器の数を減少して
回路構成を簡易化することかできる。さらに、上記した
ようにクロックパルスＣＫＡ、ＣＫＢ、ＣＫＣ，ＣＫＤ
の周期を２Ｈに設定した場合には、スイッチドキャパシ
タ回路１３、１４のコンデンサＣｂ、Ｃｄに対する充放
電の切換わりか水平帰線期間のタイミングで行なわれる
ことになり、この結果、液晶駆動電圧Ｖ５゜Ｖ４にリッ
プルを生じても表示画像に影響することはない。

次いで上記スイッチドキャパシタ回路１３．１４を組込
んだ走査側駆動回路２０、信号側駆動回路８０の具体的
な構成について説明する。

第４図は第１のスイッチドキャパシタ回路１３を走査側
駆動回路２０内に組込んで集積化した場合の回路例を示
したものである。

第１のスイッチドキャパシタ回路１３は、アナログスイ
ッチＳＷＩ〜ＳＷ４としてＭＯ５型電界効果トランジス
タ２１〜２４を直列接続して構成する。

この場合、トランジスタ２１はＰチャンネル型、トラン
ジスタ２２〜２４はＮチャンネル型を使用している。そ
して、トランジスタ２１のドレイン電極に第２図の差動
増幅器Ａ１から出力ライン１１を介して送られてくる液
晶駆動電圧ｖ１が供給され、トランジスタ２４のソース
電極が出力ライン１５に接続される。また、トランジス
タ２２．２３にコンデンサＣａが外部接続され、トラン
ジスタ２３．２４にコンデンサｃｂが外部接続される。

さらに、液晶表示パネル１００を交流駆動するための周
期２Ｈの交流化信号ＣＫＦがインバータ２５を介してノ
ア回路２６及びナンド回路２７に入力されると共に、イ
ンバータ２５の出力がさらにインバータ２８．２９を介
してノア回路２Ｂ及びナンド回路２７に入力される。上
記ノア回路２６の出力信号は、レベルシフタ３１を介し
てクロックパルスＣＫＡとして取り出され、トランジス
タ２３のゲート電極に入力されると共に、インバータ３
３を介してトランジスタ２１のゲート電極に入力される
。また、ナンド回路２７の出力信号は、インバータ３０
及びレベルシフタ３２を介してクロックパルスＣＫＢと
して取り出され、トランジスタ２２．２４のゲート電極
に入力される。

また、上記インバータ２５の出力信号は、レベルシフタ
３４を介して選択電圧切換回路３５に入力される。この
選択電圧切換回路３５は、ＰチャンネルＭＯ８型電界効
果トランジスタ３６及びＮチャンネルＭＯ５型電界効果
トランジスタ３７からなり、そのゲート電極にレベルシ
フタ３４からの信号が入力される。また、トランジスタ
３６のドレイン電極に液晶駆動電圧ｖ１が供給され、ト
ランジスタ３７のドレイン電極に液晶駆動電圧Ｖ５が供
給される。

そして、トランジスタ３６．３７のソース電極から選択
電圧ｖＳが取り出される。上記選択電圧切換回路３５は
、レベルシフタ３４の出力信号がローレベルの時にトラ
ンジスタ３６がオン、トランジスタ３７がオフとなり、
選択電圧ＶＳとしてＶｌが出力される。また、レベルシ
フタ３４の出力信号がハイレベルの時は、トランジスタ
３６がオフ、トランジスタ３７がオンとなり、選択電圧
■Ｓとして■５が出力される。すなわち、交流化信号Ｃ
ＫＦのレベルに応じて選択電圧切換回路３５からｖｌあ
るいはｖ５の電圧が選択電圧ＶＳとして出力される。

上記選択電圧切換回路３５から出力される選択電圧ＶＳ
は、走査電極駆動回路４０の出力バッファ４１ａ、　４
１ｂ、　・・・に供給される。また、この出力バッファ
４］ａ、　４】ｂ、・・・は、Ｖ３の電位が与えられる
。

また、上記走査電極駆動回路４０には、走査開始信号Ｄ
Ｉが与えられる。この走査開始信号ＤＩは、インバータ
４２．４３を介してシフトレジスタ４４に入力される。

このシフトレジスタ４４は、Ｄ型フリップフロップ４５
ａ、　４５ｂ、・・・を直列接続してなり、クロックパ
ルスＣＫＮがインバータ４６．４７を介してクロック端
子ＣＫに入力される。上記シフトレジスタ４４は、走査
開始信号ＤＩ’をクロックパルスＣＫＮにより読み込ん
で順次シフトし、出力バッファ４］ａ　、　４１ｂ　、
・・・に入力する。この出力バッファ４１ａ、　４１ｂ
、・・・は、入力信号がハイレベルであれば選択電圧ｖ
Ｓを出力し、入力信号がローレベルであれば非選択電圧
Ｖ３を出力する。この出力バッファ４１ａ、　４１ｂ、
・・・から出力される信号が走査電極駆動信号として液
晶表示パネル１００の走査電極ＸＩ、Ｘ２．・・・へ送
られる。

上記レベルシフタ３１．３２．８４は第５図に示すよう
に構成され、出力バッファ４ｊａ、　４１ｂ、・・・は
第６図に示すように構成される。

第５図に示すレベルシフタ３１．３２．３４は、それぞ
れＰチャンネルＭＯ５型電界効果トランジスタ５１、５
２、ＮチャンネルＭＯＳ型電界効果トランジスタ５３．
５４及びインバータ５５により構成される。

すなわち、トランジスタ５１．５ｇ、トランジスタ５２
゜５４がそれぞれ直列に接続され、トランジスタ５１゜
５２のドレイン電極に電圧ｖ１、トランジスタ５３゜５
４のドレイン電極に電圧Ｖ５が供給される。そして、入
力信号がトランジスタ５１のゲート電極に直接入力され
ると共にインバータ５５を介してトランジスタ５２のゲ
ート電極に入力される。さらに、トランジスタ５１．５
３のソース電極がトランジスタ５４のゲート電極に接続
され、トランジスタ５２．５４のソース電極がトランジ
スタ５３のゲート電極及び出力ライン５６に接続される
。

上記のように構成されたレベルシフタは、入力信号によ
りトランジスタ５］、、　５２がオン／オフ制御される
と共に、そのオン／オフ動作に応じてトランジスタ５３
．５４かオン／オフ制御され、出力ライン５６より電圧
ｖ１あるいはｖ５が取り出される。

また、第６図に示す出力バッファ４１ａ、　４１ｂ。

・・・は、レベルシフタ６Ｌインバータ６２、Ｐチャン
ネルＭＯ５型電界効果トランジスタ６３．６５、Ｎチャ
ンネルＭＯＳ型電界効果トランジスタ６４により構成さ
れる。すなわち、入力信号はレベルシフタ６１を介して
トランジスタ８４．６５のゲート電極に入力されると共
に、レベルシフタ６１よりインバータ６２を介してトラ
ンジスタ６３のゲート電極に入力される。また、トラン
ジスタ６３．６４のドレイン電極に選択電圧ｖＳが供給
され、トランジスタ６５のドレイン電極にｖ３電位が供
給される。そして、トランジスタＨ，６４，６５のソー
ス電極が一括して出力ライン６Ｂに接続され、この出力
ライン６６より選択電圧ｖＳあるいは非選択電圧Ｖ３が
取り出される。

すなわち、レベルシフタ６１からハイレベルの信号か出
力されると、選択電圧ｖＳのレベルに応じてトランジス
タ６８．６４のいずれか一方かオン、トランジスタ６５
がオフとなり、選択電圧ｖＳが出力ライン６Ｂから取り
出される。また、レベルシフタ６１からローレベルの信
号が出力されると、トランジスタ６３．６４がオフ、ト
ランジスタ６５がオンとなり、非選択電圧が■３が出力
ライン６６から取り出される。

続く第７図は第２のスイッチドキャパシタ回路１４を信
号側駆動回路８０内に組込んで集積化した場合の回路例
を示したものである。

第２のスイッチドキャパシタ回路１４は、アナログスイ
ッチＳＷ５〜ＳＷ８としてＭＯ８型電界効果トランジス
タ２１’〜２４′　を直列接続して構成する。この場合
、トランジスタ２１′　はＰチャンネル型、トランジス
タ２２′　〜２４′　はＮチャンネル型を使用している
。そして、トランジスタ２１′のドレイン電極に第２図
の差動増幅器Ａ２から出力ライン１２を介して送られて
くる液晶駆動電圧ｖ２が供給され、トランジスタ２４′
　のソース電極が出力ライン１６に接続される。また、
トランジスタ２２′。

２３′にコンデンサＣｃが外部接続され、トランジスタ
２３’　、　２４’　にコンデンサＣｄが外部接続され
る。

さらに、液晶表示パネル１００を交流駆動するための交
流化信号ＣＫＦがインバータ２５′を介してノア回路２
６′及びナンド回路２７′　に入力されると共に、イン
バータ２５′の出力がさらにインバータ２８’　、　２
９’を介してノア回路２６′及びナンド回路２７′に入
力される。上記ノア回路２６′の出力信号は、レベルシ
フタ３１′　を介してクロックパルスＣＫＣとして取り
出され、トランジスタ２３′のゲート電極に入力される
と共に、インバータ３３′を介してトランジスタ２１’
　のゲート電極に入力される。また、ナンド回路２７′
の出力信号は、インバータ３０′及びレベルシフタ３２
′を介してクロックパルスＣＨＤとして取り出され、ト
ランジスタ２２’　、　２４’のゲート電極に入力され
る。

また、表示信号の帰線期間中、液晶表示パネル１００の
バイアスを「０」とするためのゼロバイアス電圧ＥＣが
レベルシフタ３４′　を介して選択電圧切換回路３５′
に入力される。この選択電圧切換回路３５′　は、Ｐチ
ャンネルＭＯ５型電界効果トランジスタ３６′及びＮチ
ャンネルＭＯ８型電界効果トランジスタ３７′からなり
、そのゲート電極にレベルシフタ３４′からの信号が入
力される。また、トランジスタ３６′　のドレイン電極
に液晶駆動電圧Ｖ２が供給され、トランジスタ３７′　
のドレイン電極に液晶駆動電圧Ｖ３か供給される。そし
て、トランジスタ３Ｂ’　、　３７’のソース電極から
選択電圧■Ｓが取り出される。上記選択電圧切換回路３
５′は、レベルシフタ３４′　の出力信号がローレベル
の時にトランジスタ３６′かオン、トランジスタ３７′
がオフとなり、選択電圧ｖＳとしてＶ２が出力される。

また、レベルシフタ３４′の出力信号がノ１イレベルの
時は、トランジスタ３６′がオフ、トランジスタ３７′
がオンとなり、選択電圧ｖＳとしてｖ３が出力される。

すなわち、ゼロバイアス電圧ＥＣのレベルに応じて選択
電圧切換回路３５′からＶ２あるいはＶ３の電圧が選択
電圧ＶＳとして出力される。

上記選択電圧切換回路３５′から出力される選択電圧ｖ
Ｓは、信号電極駆動回路９０の出力バツファ８８ａ、　
８９ａ、　８８ｂ、　８９ｂ、−・・に供給される。ま
た、この出力バッフｙ８８ａ、　８９ａ、　８８ｂ、　
８９ｂ、　−・・には、ｖ４の電位が与えられる。

また、上記信号電極駆動回路９０では、前段のＡ／Ｄ変
換器１２０から送られてくる３ビツトの表示用データＤ
１〜Ｄ３が、３ビツトのバッファ８１ａ、８１ｂに入力
される。バッファ８１ａは上記タイミング発生回路１４
０から与えられるクロックパルスφ２に同期して入力デ
ータＤ１〜Ｄ３の読込みを行ない、バッファ８１ｂはク
ロックパルスφ１に同期して入力データＤ１〜Ｄ３の読
込みを行なう。そして、上記バッファ８１ａ、　８１ｂ
に保持されたデータは、３ビツトのバッファ８２ａ、　
８２ｂへそれぞれ送られる。上記バッファ８２ｇは、入
力データをクロックパルスφ１により読込んでクロック
パルスφ２で出力し、バッファ８２ｂは入力データをク
ロックパルスφ２により読込んでそのまま出力する。そ
して、上記バッファ８２ａに保持されたデータはデータ
バスラインＤＢＩを介してラッチ回路Ｈａ、８３ｂ、・
・・へ送られ、バッファ８２ｂに保持されたデータはデ
ータバスラインＤＢ２を介してラッチ回路８４ａ、８４
ｂ、・・・へ送られる。上記ラッチ回路８３ａ、　８３
ｂ、　−、８４ａ、　８４ｂ、　−・・には、ラッチク
ロック発生回路ｇ５Ａからラッチクロックが与えられる
。このラッチクロック発生回路８５Ａは、クロックパル
スφ２に同期して動作するエツジトリガタイプのフリッ
プフロップ８６ａ、　８６ｂ。

・・・及びアンド回路８７ａ、　８７ｂ、・・・からな
っている。

上記フリップフロップ８６ａ、　８６ｂ、・・・は、シ
フトレジスタを構成しており、タイミング発生回路１４
０から与え′られるラッチタイミング信号φ□をクロッ
クパルスφ２に同期して順次シフトし、各フリップフロ
ップ８６ａ、　８６ｂ、・・・の出力信号をアンド回路
８７ａ、　８７ｂ、・・・にそれぞれ入力する。また、
このアンド回路８７ａ、　８７ｂ、・・・にはクロック
パルスφｌが与えられ、各アンド回路８７ａ、　８７ｂ
。

・・・の出力信号がラッチ回路８３ａ、　８３ｂ、・・
・及びラッチ回路８４ａ、　８４ｂ、・・・にラッチク
ロックとして与えられる。上記ラッチ回路８３ａ、　８
３ｂ、・・・。

８４ａ、８４ｂ、・・・は、上記ラッチクロック発生回
路８５Ａからのラッチクロックに同期して入力データＤ
１〜Ｄ３をラッチし、階調信号発生回路９１ａ。

９１ｂ、・・・、　９２ａ、　９２ｂ、・・・へ出力す
る。この階調信号発生回路９１ｇ、　９１ｂ、−、９２
ａ、　９２ｂ、　−・・は、入力されたデータＤ１〜Ｄ
３を１ライン分保持した上でそのデータに従ってパルス
幅信号による３ビツト８階調の階調信号を作成し、上記
出力バッフｙ８８ａ、　８８ｂ、−、８９ａ、　８９ｂ
、　−・・へ出力する。

この出力バッフｙ８８ａ、　８８ｂ、−、８９ａ、　８
９ｂ。

・・・は、階調信号発生回路９１ａ、　９１ｂ、・・・
、９２ａ。

９２ｂ、・・・からの階調信号に応じて選択電圧ＶＳあ
るいは電圧Ｖ４を出力する。この出力バッファ４１ａ、
　４１ｂ、・・・から出力される信号が信号電極駆動信
号として液晶表示パネル１００の信号電極Ｙ３１３０　
、　Ｙ３５９　、・・・へ送られる。

上記レベルシフタ３１．３２．３４は第８図に示すよう
に構成され、出力バッファ８８ａ、　８８ｂ、・・・。

８９ａ、　８９ｂ、・・・は第９図に示すように構成さ
れる。

第８図に示すレベルシフタ３１．３２．８４は、それぞ
れＰチャンネルＭＯＳ型電界効果トランジスタ５１、５
２、ＮチャンネルＭＯＳ型電界効果トランジスタ５３．
５４及びインバータ５５により構成される。

すなわち、トランジスタ５１．５３、トランジスタ５２
゜５４かそれぞれ直列に接続され、トランジスタ５１゜
５２のドレイン電極に電圧ｖ２、トランジスタ５３゜５
４のドレイン電極に電圧Ｖ４が供給される。そして、入
力信号がトランジスタ５１のゲート電極に直接入力され
ると共にインバータ５５を介してトランジスタ５２のゲ
ート電極に入力される。さらに、トランジスタ５１．５
３のソース電極がトランジスタ５４のゲート電極に接続
され、トランジスタ５２．５４のソース電極がトランジ
スタ５３のゲート電極及び出力ライン５６に接続される
。

上記のように構成されたレベルシフタは、入力信号によ
りトランジスタ５１．５２がオン／オフ制御されると共
に、そのオン／オフ動作に応じてトランジスタ５３．５
４がオン／オフ制御され、出力ライン５６より電圧ｖ２
あるいは■４が取出される。

また、第９図に示す出力バッファ８８ａ、　８８ｂ。

・・・、　８９ａ、　８９ｂ、・・・は、レベルシフタ
６１、インバータ６２、ＰチャンネルＭＯＳ型電界効果
トランジスタ６３、ＮチャンネルＭＯＳ型電界効果トラ
ンジスタ６４．６５により構成される。すなわち、入力
信号はレベルシフタ６１を介してトランジスタ６４゜６
５のゲート電極に入力されると共に、レベルシフタ６１
よりインバータ６２を介してトランジスタ６３のゲート
電極に入力される。また、トランジスタ６３゜６４のド
レイン電極に選択電圧ｖＳが供給され、トランジスタ６
５のドレイン電極にＶ４電位が供給さ“　　れる。そし
て、トランジスタ６３．６４．６５のソース電極が一括
して出力ライン６６に接続され、この出力ライン６６よ
り選択電圧ＶＳあるいは非選択電圧Ｖ４が取出される。

すなわち、レベルシフタ６１からハイレベルの信号が出
力されると、選択電圧ＶＳのレベルに応じてトランジス
タ６３．６４のいずれか一方かオン、トランジスタ６５
かオフとなり、選択電圧ＶＳが出力ライン６６から取出
される。また、レベルシフタ６１からローレベルの信号
か出力されると、トランジスタ６３．６４がオフ、トラ
ンジスタ６５がオンとなり、非選択電圧ｖ４が出力ライ
ン６６から取出される。

上記のような構成にあって、信号電極駆動回路９０の出
力バラ７ｙｌＮｌａ、　８８ｂ、　−、８９ａ、　ｌ１
１９ｂ。

・・・が出力する信号電極駆動信号と走査電極駆動回路
４０の出力バッファ４１ａ、　４１ｂ、・・・が出力す
る走査電極駆動信号の波形について第１０図に示す。

この波形においては、ＩＨ分だけを代表して示しである
。

信号電極駆動回路９０においてラッチ回路８３ａ。

８３ｂ、・・・、　８４ａ、　８４ｂ、・・・から階調
信号発生回路９１ａ、　９１ｂ、−、９２ｇ、　９２ｂ
、−”＝入力される３ビツトのデータＤ１〜Ｄ３が例え
ばｒｌ　ＯＩＪであり、このデータに従って階調信号発
生回路９１８゜９１ｂ、−、９２ａ、　９２ｂ、　−・
・から出力バッフｙ８８ｇ。

１ｉ１１１ｂ、−、８９ａ、　８９ｂ、　−＝へｒ　５
／　７Ｊのパルス幅の階調信号が出力された場合、出力
バッファ８８ａ、　８８ｂ、−、Ｈａ、　８９ｂ、−・
・では、第１０図（１）に示すような波形の信号を出力
する。

すなわち、奇数フレームにおいては、表示期間であるＩ
Ｈの期間にＩＨのｒ５／７Ｊ分だけ選択電圧ｖＳとして
電圧Ｖ２、同ｒ２／７Ｊ分だけ電圧ｖ４の信号を出力し
、残る帰線期間（ゼロバイアス期間）は選択電圧ＶＳと
して電圧ｖ３を出力する。

そして、偶数フレームにおいては、表示期間であるＩＨ
の期間にＩＨのｒ５／７Ｊ分だけ電圧ｖ４、同ｒ２／７
Ｊ分だけ選択電圧ｖｓとして電圧Ｖ２の信号を出力し、
残る帰線期間は選択電圧ｖＳとして電圧ｖ３を出力する
。

一方、走査電極駆動回路４０において出力バッファ４１
ａ、　４１ｂ、・・・では、シフトレジスタ４４からの
入力信号がハイレベルであれば選択電圧ｖｓを出力し、
入力信号がローレベルであれば非選択電圧Ｖ３を出力す
る。すなわち、第１０図（２）に示すように奇数フレー
ムでは表示期間であるＩＨの期間に選択電圧ＶＳとして
電圧Ｖ５、残る帰線期間（ゼロバイアス期間）は電圧ｖ
３を出力する。

そして、偶数フレームでは表示期間である１Ｈの期間に
選択電圧ＶＳとして電圧ｖ１の信号を出力し、残る帰線
期間は電圧ｖ３を出力する。

上記のように第１及び第２のスイッチドキャパシタ回路
１３．１４を液晶駆動回路と共に集積化することにより
、回路の小型化を図ることができる。

［発明の効果］ 以上詳記した如くこの発明によれば、第１の信号電極駆
動電圧を出力する第１の電圧源に対し、上記第１の信号
電極駆動電圧を反転して第２の信号電極駆動電圧を出力
する第１のスイッチドキャパシタ回路を信号電極駆動回
路内に内蔵し、また、第１の走査電極駆動電圧を出力す
る第２の電圧源に対し、上記第１の走査電極駆動電圧を
反転して第２の走査電極駆動電圧を出力する第２のスイ
ッチドキャパシタ回路を信号電極駆動回路内に内蔵した
ので、上記第１及び第２のスイッチドキャパシタ回路を
信号電極駆動回路、走査電極駆動回路と共に集積化し、
回路の小型化をはかることが可能な画像表示装置を提供
できる。

【図面の簡単な説明】

第１図は本発明の一実施例の全体構成を示すブロック図
、第２図は電圧発生回路の原理構成を示す図、第３図は
第２図の動作を説明するためのタイミングチャート、第
４図は第２図の第１のスイッチドキャパシタ回路を組込
んだ第１図の走査側駆動回路内の構成を示すブロック図
、第５図は第４図のレベルシフタの詳細を示す図、第６
図は１４図の出力バッファの詳細を示す図、第７図は１
２図の第２のスイッチドキャパシタ回路を組込んだｉ！
１図の信号側駆動回路の構成を示すブロック図、第８図
は第７図のレベルシフタの詳細を示す図、第９図は第７
図の出力バッファの詳細を示す図、第１０図は第４因及
び第７図の出力バッファの出力波形を例示する図である
。 ＡＩ、Ａ２・・・差動増幅器、ＳＷＩ〜ＳＷ８・・・ア
ナログスイッチ、１３．１２．１５．１８・・・出力ラ
イン、１３、１４・・・スイッチドキャパシタ回路、２
０・・・走査側駆動回路、８１．３２．３４．３１’　
、　３２’　、　３４’　、　６１・・・レベルシフタ
、３５．３５’　・・・選択電圧切換回路、４０　・＝
走査電極駆動回路、４１ａ、　４１ｂ、−、８８ａ。 ｇｇｂ、・・・、　８９ｇ、　８９ｂ、・・・、・・・
出力バッファ、４４・・・シフトレジスタ、８ｏ川用号
側駆動回路、８１ａ　、　８１ｂ　、　８２ａ　、　ｌ
１１２ｂ−・・ラッチ回路、９１ａ。 ９】ｂ、・・・、　９２ａ、　９２ｂ、・・・、・・・
階調信号発生回路、１００・・・液晶表示パネル、１２
０・・・Ａ／Ｄ変換器、１３０・・・テレビ回路、１４
０・・・タイミング発生回路、１５０・・・アンテナ。 出願人代理人　弁理士　鈴江武彦 第３図 第５図 ｂ Ｉ６ＦＩＡ

Claims (1)

1. 【特許請求の範囲】 映像信号供給手段と、 画像表示パネルと、 この画像表示パネルの信号電極の駆動電圧発生回路を内
   蔵し、上記映像信号供給手段から出力される映像信号に
   応じて画像表示パネルの信号電極を駆動する信号電極駆
   動回路と、 上記画像表示パネルの走査電極の駆動電圧発生回路を内
   蔵し、該走査電極を駆動する走査電極駆動回路と を具備したことを特徴とする画像表示装置。