JP2814636B2

JP2814636B2 - 液晶駆動電圧発生回路

Info

Publication number: JP2814636B2
Application number: JP34360989A
Authority: JP
Inventors: 孝弘布施
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1989-12-28
Filing date: 1989-12-28
Publication date: 1998-10-27
Anticipated expiration: 2013-10-27
Also published as: JPH03200214A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、液晶表示装置の時分割方式における液晶駆
動電圧発生回路に関する。

［従来の技術］従来の液晶表示装置の時分割駆動方式における液晶駆
動電圧発生回路は、第６図に示すように構成されてい
る。

すなわち、第６図においてＥは直流電源で、−端子が
接地されると共に、＋端子と接地間に可変抵抗R1と抵抗
R2の直列回路が接続される。そして、可変抵抗R1と抵抗
R2との間の分圧電圧が差動増幅器A1の＋端子に入力され
る。この差動増幅器A1は、−端子が抵抗Raを介して接地
されると共に、出力端子と−端子との間にフィールドバ
ック用の抵抗Rbが接続されて非反転増幅器を構成してお
り、抵抗Ra,Rbにより増幅率が決定される。

そして、上記差動増幅器A1の出力信号が液晶駆動電圧
V1として取出されると共に、抵抗Rcを介して差動増幅器
A2の−端子に入力される。この差動増幅器A2は、＋端子
が接地されると共に、出力端子と−端子との間にフィー
ドバック用抵抗Rdが接続されて反転増幅器を構成してお
り、抵抗Rc,Rdにより増幅率が決定される。そして、こ
の差動増幅器A2の出力が液晶駆動電圧V5として取り出さ
れる。

また一方、差動増幅器A1の出力端子は、抵抗R3,R4を
直列に介して接地され、抵抗R3とR4との接続点に生ずる
電圧が差動増幅器A3の＋端子に入力される。この差動増
幅器A3は、出力信号が−端子にフィールドバックされ、
非反転型のボルテージフォロアを構成している。そし
て、この差動増幅器A3の出力が液晶駆動電圧V2として取
り出される。

また、上記差動増幅器A3の出力信号は、抵抗Reを介し
て差動増幅器A4の−端子に入力される。この差動増幅器
A4は、＋端子が接地されると共に出力端子と−端子との
間にフィールドバック用抵抗Rfが接続されて反転増幅器
を構成しており、抵抗Re,Rfにより増幅率が決定され
る。そして、上記差動増幅器A4の出力が液晶駆動電圧V4
として取り出される。

そして、上記の回路を動作させるために差動増幅器A
1,A2,A3,A4に、正電源Ｅ＋と負電源Ｅ−（図示せず）が
それぞれ「Ｅ＋＞V1,E−＜５」の条件で供給される。

次に上記従来例の動作を説明する。直流電源Ｅは、可
変抵抗R1及び抵抗R2により分圧され、その分圧電圧が基
準電圧として差動増幅器A1に供給される。この場合、上
記基準電圧は、可変抵抗R1を可変することによって任意
に設定することができる。そして、上記差動増幅器A1
は、上記抵抗R1,R2により分圧された基準電圧を、同極
性で、しかも、抵抗Ra,Rbの値により決められた倍率で
増幅し、液晶駆動電圧V1として出力すると共に、抵抗Rc
を介して差動増幅器A2に入力する。この差動増幅器A2
は、この入力に対して極性を反転すると共に、抵抗Rc,R
dの値により決められた倍率で増幅し、液晶駆動電圧V5
として出力する。従って、この液晶駆動電圧V5は、液晶
駆動電圧V1に対し、接地電位（＝V3）を中心として対称
となるレベル（−電位）に位置する。

また、上記差動増幅器A1の出力は、抵抗R3,R4で分圧
されて差動増幅器A3に入力される。この差動増幅器A3
は、上記分圧入力に対して同極性の電圧を液晶駆動電圧
V2として出力すると共に、抵抗Reを介して差動増幅器A4
に入力する。この差動増幅器A4は、上記入力電圧に対し
てその極性を反転すると共に抵抗Re,Rfの値により決め
られた倍率で増幅し、液晶駆動電圧V4として出力する。
この液晶駆動電圧V4は、液晶駆動電圧V2に対し、接地電
位（＝V3）を中心として対称となるレベル（−レベル）
に位置する。

上記のようにして液晶駆動電圧V1,V2,V4,V5が得られ
るが、第７図に示すように一定のバイアス比を得るた
め、「V1＝−V5」、「V2＝−V4」とする必要がある。従
って、反転増幅器A2,A4は「−１」倍の増幅器であり、
抵抗Rc,Rd,Re,Rfは「Rc＝Rd」、「Re＝Rf」に設定され
る。すなわち、反転増幅器A2は液晶駆動電圧V1に対して
極性が反転しただけの液晶駆動電圧V5を出力し、また、
差動増幅器A4は、液晶駆動電圧V2に対して極性が反転し
ただけの液晶駆動電圧V4を出力する。そして、液晶駆動
電圧V1は、抵抗R3,R4の値により一定のバイアス比に保
たれて差動増幅器A2に入力されているので、液晶駆動電
圧V2,V4,V5は、全て液晶駆動電圧V1に依存している。

また、液晶駆動電圧V1は、基準電圧に対応して変化す
る。従って、可変抵抗R1により基準電圧を可変すること
により、全ての液晶駆動電圧V1,V2,V4,V5を同時に可変
でき、最適値に調整することができる。すなわち、上記
従来においては、各液晶駆動電圧V1,V2,V4,V5は、最適
バイアス比の状態で所期設定され、可変抵抗R1により、
バイアス比を固定したまま最適電位が得られるように同
時に可変調整される。

［発明が解決しようとする課題］しかし、上記従来の液晶駆動電圧発生回路では、次の
ような問題がある。

．増幅器に正電源、負電源を供給しなければならな
い。

．差動増幅器が４個必要であり、回路構成が複雑にな
る。

．液晶駆動電圧発生回路部と液晶駆動回路部との結線
が５本、つまり、V1,V2,V3,V4,V5に対する分必要となる
ので、電源回路部、液晶駆動電圧発生回路部、液晶駆動
回路部、及び制御回路部を含んだ液晶表示装置全体の小
型化が難しい。

本発明は上記実情に鑑みてなされたもので、電源また
は負電源の一方の電源を用いて、V1,V2,V3,V4,V5の液晶
駆動電圧を発生でき、しかも、回路構成を簡易化して小
型化を図り得る液晶駆動電圧発生回路を提供することを
目的とする。

［課題を解決するための手段及び作用］本発明は、第１の液晶駆動電圧を出力する第１の電圧
源に対し、上記第１の液晶駆動電圧を反転して第２の液
晶駆動電圧を出力する第１のスイッチドキャパシタ回路
を設け、また、第３の液晶駆動電圧を出力する第２の電
圧源に対し、上記第３の液晶駆動電圧を反転して第４の
液晶駆動電圧を出力する第２のスイッチドキャパシタ回
路を設けたことを特徴とするものである。

上記の構成とすることにより、第１の電圧源から出力
される第１の液晶駆動電圧が第１のスイッチドキャパシ
タ回路により反転されて第２の液晶駆動電圧が作成さ
れ、第２の電圧源から出力される第３の液晶駆動電圧が
第２のスイッチドキャパシタ回路により反転されて第４
の液晶駆動電圧が作成される。上記のように第１及び第
２のスイッチドキャパシタ回路を設けて第1,第２の電圧
源を反転して液晶駆動電圧を発生することにより、正電
源または負電源の一方を用いて第１〜第４の液晶駆動電
圧を発生することができる。また、増幅器の数を減少し
て回路構成を簡易化することができる。

また、本発明は、上記第１のスイッチドキャパシタ回
路を第１及び第２の液晶駆動電圧を選択して出力する液
晶駆動回路と共に集積化すると共に、第２のスイッチド
キャパシタ回路を第３及び第４の液晶駆動電圧を選択し
て出力する液晶駆動回路と共に集積化したことを特徴と
するものである。

上記のように第１及び第２のスイッチドキャパシタ回
路を液晶駆動回路と共に集積化することにより、回路の
小型化を図ることができる。

［第１実施例］以下、図面を参照して本発明の実施例を説明する。第
１図においてＥは直流電源で、−端子が接地されると共
に、＋端子と接地間に可変抵抗R1と抵抗R2の直列回路が
接続される。そして、可変抵抗R1と抵抗R2との間の分圧
電圧が差動増幅器A1の＋端子に入力される。この差動増
幅器A1は、−端子が抵抗Raを介して接地されると共に、
出力端子と−端子との間にフィードバック用の抵抗Rbが
接続されて非反転増幅器を構成しており、抵抗Ra,Rbの
値により増幅率が決定される。

そして、上記差動増幅器A1の出力信号が出力ライン11
を介して液晶駆動電圧V1として取出されると共に、抵抗
R3,R4を直列に介して接地され、抵抗R3とR4との接続点
に生ずる電圧が差動増幅器A2の＋端子に入力される。こ
の差動増幅器A2は、出力端子と−端子が接続され、非反
転型のボルテージフォロアを構成している。そして、こ
の差動増幅器A2の出力が出力ライン12を介して液晶駆動
電圧V2として取り出される。上記差動増幅器A1,A2に
は、動作電源として接地と正電源Ｅ＋が「Ｅ＋＞V1」の
条件で供給される。

また、上記液晶駆動電源V1が取り出される出力ライン
11は、第１のスイッチドキャパシタ回路13を介して出力
ライン15に接続される。上記スイッチドキャパシタ回路
13は、アナログスイッチSW1,SW2,SW3,SW4及びコンデン
サCa,Cbからなり、出力ライン11と出力ライン15との間
にアナログスイッチSW1,SW2,SW3,SW4が直列に接続さ
れ、アナログスイッチSW3とSW4との接続点が接地され
る。そして、アナログスイッチSW2,SW3に対してコンデ
ンサCbが並列に接続されると共に、出力ライン15と接地
との間にコンデンサCbが接続される。上記アナログスイ
ッチSW1,SW3は、第２図に示すクロックパルスCKAにより
オン／オフ制御され、アナログスイッチSW2,SW4は、ク
ロックパルスCKBによりオン／オフ制御される。即ち、
アナログスイッチSW2,SW3は、クロックパルスCKA,CKBが
ハイレベルの時にオンし、ローレベルの時にオフする。
上記クロックパルスCKAとCKBは、同一周期例えば2H（1H
は１水平走査期間）の周期で180゜の位相差を有してい
おり、同時にはハイレベルとならないように設定されて
いる。

一方、上記液晶駆動電圧V2が取り出される出力ライン
12は、第２のスイッチドキャパシタ回路14を介して出力
ライン16に接続される。上記第２のスイッチドキャパシ
タ回路14は、アナログスイッチSW5,SW6,SW7,SW8及びコ
ンデンサCc,Cdからなり、出力ライン12と出力ライン16
との間にアナログスイッチSW5,SW6,SW7,SW8が直列に接
続され、アナログスイッチSW5とSW6との接続点が接地さ
れる。そして、アナログスイッチSW6,SW7に対してコン
デンサCcが並列に接続されると共に、出力ライン16と接
地との間にコンデンサCdが接続される。上記アナログス
イッチSW5,SW7は、クロックパルスCKCによりオン／オフ
制御され、アナログスイッチSW6,SW8はクロックパルスC
KDによりオン／オフ制御される。即ち、アナログスイッ
チSW5,SW6は、クロックパルスCKC,CKDがハイレベルの時
にオンし、ローレベルの時にオフする。上記クロックパ
ルスCKCとCKDは、クロックパルスCKA,CKBと同様に例え
ば2Hの周期で180゜の位相差を有している。

次に上記実施例の動作を説明する。直流電源Ｅは、可
変抵抗R1と抵抗R2により分圧され、その分圧電圧がその
基準電圧として差動増幅器A1に供給される。上記基準電
圧は、可変抵抗R1の調整により任意に設定することがで
きる。そして、差動増幅器A1は、上記基準電圧を同極性
で、しかも、抵抗Ra,Rbの値により決められた倍率で増
幅し、出力ライン11より液晶駆動電圧V1として出力す
る。また、この電圧V1は、抵抗R3,R4で分圧されて差動
増幅器A2に入力される。この差動増幅器A2は、上記分圧
入力に対して同一の電圧を出力ライン12を介して液晶駆
動電圧V2として出力する。

一方、第１のスイッチドキャパシタ回路13は、クロッ
クパルスCKA,CKBにより制御されて液晶駆動電圧V5を発
生する。すなわち、第２図に示すクロックパルスCKAが
ハイレベル、クロックパルスCKBがローレベルの期間
は、アナログスイッチSW1,SW3がオン、アナログスイッ
チSW2,SW4がオフとなり、出力ライン11と接地との間に
コンデンサCaが接続された状態となる。従って、コンデ
ンサCaは、アナログスイッチSW1に接続されているＡ点
側がV1レベル、アナログスイッチSW3に接続されている
Ｂ点側が接地レベルに充電される。

次にクロックパルスCKAがローレベルで、クロックパ
ルスCKBがハイレベルとなる期間は、アナログスイッチS
W1,SW3がオフ、アナログスイッチSW2,SW4がオンとな
り、コンデンサCaのＡ点が接地され、Ｂ点が出力ライン
15に接続された状態となる。従って、コンデンサCaは、
Ｂ点の電位が−V1となり、出力ライン15に接続されてい
るコンデンサCdを第２図に示すように−V1（Ｃ点）に充
電する。

そして、クロックパルスCKBがローレベルの期間は、
アナログスイッチSW4がオフするので、コンデンサCdに
充填された−V1の電圧が液晶駆動電圧V5として負荷に供
給される。

以下、同様の動作が繰り返され、液晶駆動電圧V5は、
液晶駆動電圧V1に対し、接地電位（＝V3）を中心として
対称となるレベルに保持される。この場合、アナログス
イッチSW4がオフしている期間、コンデンサCbの充電電
荷が負荷を介して放電されるので、液晶駆動電圧V5のレ
ベルが変動するが、そのレベル変動は小さく液晶表示パ
ネルの輝度が変化することはない。

また、第２のスイッチドキャパシタ回路14において
も、クロックパルスCKC,CKDに従って動作し、第１のス
イッチドキャパシタ回路13と同様の動作により、液晶駆
動電圧V4を発生する。この液晶駆動電圧V4は、液晶駆動
電圧V2に対し、接地電位（＝V3）を中心として対称とな
るレベルに保持される。

なお、上記実施例では、差動増幅器A1,A2の動作電源
として正電源Ｅ＋を用いた場合について説明したが、負
電源を用いた場合でも同様にして液晶駆動電圧V1〜V5を
発生することができる。

上記のように第１実施例においては、正電源または負
電源の一方を用いて液晶駆動電圧V1〜V5を発生すること
ができ、また、スイッチドキャパシタ回路13,14により
液晶駆動電圧V5,V4を発生することにより、増幅器の数
を減少して回路構成を簡易化することができる。更に、
上記実施例のようにクロックパルスCKA,CKB,CKC,CKDの
周期を2Hに設定した場合には、スイッチドキャパシタ回
路13,14のコンデンサCb,Cdに対する充放電の切換わりが
水平帰線期間のタイミングで行なわれることになり、こ
の結果、液晶駆動電圧V5,V4にリップルを生じても表示
画像に影響することはない。

［第２実施例］次に第３図により本発明の第２実施例について説明す
る。第３図は、第１のスイッチドキャパシタ回路13を液
晶駆動回路と共に集積化した場合の回路例を示したもの
である。

第１のスイッチドキャパシタ回路13は、アナログスイ
ッチSW1〜SW5としてMOS型電界効果トランジスタ21〜24
を直列接続して構成している。この場合、トランジスタ
21はＰチャンネル型、トランジスタ22〜24はＮチャンネ
ル型を使用している。そして、トランジスタ21のドレイ
ン電極に第１図の差動増幅器A1から出力ライン11を介し
て送られてくる液晶駆動電圧V1が供給され、トランジス
タ24のソース電極が出力ライン15に接続される。また、
トランジスタ22,23にコンデンサCaが外部接続され、ト
ランジスタ23,24にコンデンサCbが外部接続される。

更に、液晶表示パネルを交流駆動するための交流化信
号CKFがインバータ25を介してノア回路26及びナンド回
路27に入力されると共に、インバータ25の出力が更にイ
ンバータ28,29を介してノア回路26及びナンド回路27に
入力される。上記ノア回路26の出力信号は、レベルシフ
タ31を介してクロックパルスCKAとして取り出され、ト
ランジスタ23のゲート電極に入力されると共に、インバ
ータ33を介してトランジスタ21のゲート電極に入力され
る。また、ナンド回路27の出力信号は、インバータ30及
びレベルシフタ32を介してクロックパルスCKBとして取
り出され、トランジスタ22,24のゲート電極に入力され
る。

また、上記インバータ25の出力信号は、レベルシフタ
34を介して選択電圧切換回路35に入力される。この選択
電圧切換回路35は、ＰチャンネルMOS型電界効果トラン
ジスタ36及びＮチャンネルMOS型電界効果トランジスタ3
7からなり、そのゲート電極にレベルシフタ34からの信
号が入力される。また、トランジスタ36のドレイン電極
に液晶駆動電圧V1が供給され、トランジスタ37のドレイ
ン電極に液晶駆動電圧V5が供給される。そして、トラン
ジスタ36,37のソース電極から選択電圧VSが取り出され
る。上記選択電圧切換回路35は、レベルシフタ34の出力
信号がローレベルの時にトランジスタ36がオン、トラン
ジスタ37がオフとなり、選択電圧VSとしてV1が出力され
る。また、レベルシフタ34の出力信号がハイレベルの時
は、トランジスタ36がオフ、トランジスタ37がオンとな
り、選択電圧VSとしてV5が出力される。すなわち、交流
化信号CKFのレベルに応じて選択電圧切換回路35からV1
あるいはV5の電圧が選択電圧VSとして出力される。

上記選択電圧切換回路35から出力される選択電圧VS
は、液晶駆動回路40の出力バッファ41a,41b,…に供給さ
れる。また、この出力バッファ41a,41b,…は、V3の電位
が与えられる。

また、上記液晶駆動回路40には、走査開始信号DIが与
えられる。この走査開始信号DIは、インバータ42,43を
介してシフトレジスタ44に入力される。このシフトレジ
スタ44は、Ｄ型フリップフロップ45a,45b,…を直列接続
してなり、クロックパルスCKNがインバータ46,47を介し
てクロック端子CKに入力される。上記シフトレジスタ44
は、走査開始信号DIをクロックパルスCKNにより読み込
んで順次シフトし、出力バッファ41a,41b,…に入力す
る。この出力バッファ41a,41b,…は、入力信号がハイレ
ベルであれば選択電圧VSを出力し、入力信号がローレベ
ルであれば非選択電圧V3を出力する。この出力バッファ
41a,41b,…から出力される信号が走査電極駆動信号X1,X
2,…として液晶表示パネル（図示せず）へ送られる。

上記レベルシフタ31,32,34は第４図に示すように構成
され、出力バッファ41a,41b,…は第５図に示すように構
成される。

第４図に示すレベルシフタ31,32,34は、それぞれＰチ
ャンネルMOS型電界効果トランジスタ51,52,Nチャンネル
MOS型電界効果トランジスタ53,54及びインバータ55によ
り構成される。即ち、トランジスタ51,53、トランジス
タ52,54がそれぞれ直列に接続され、トランジスタ51,52
のドレイン電極に電圧V1、トランジスタ53,54のドレイ
ン電極に電圧V5が供給される。そして、入力信号がトラ
ンジスタ51のゲート電極に直接入力されると共にインバ
ータ55を介してトランジスタ52のゲート電極に入力され
る。更に、トランジスタ51,53のソース電極がトランジ
スタ54のゲート電極に接続され、トランジスタ52,54の
ソース電極がトランジスタ53のゲート電極及び出力ライ
ン56に接続される。

上記のように構成されたレベルシフタは、入力信号に
よりトランジスタ51,52がオン／オフ制御されると共
に、そのオン／オフ動作に応じてトランジスタ53,54が
オン／オフ制御され、出力ライン56より電圧V1あるいは
V5が取り出される。

また、第５図に示す出力バッファ41a,41b,…は、レベ
ルシフタ61、インバータ62、ＰチャンネルMOS型電界効
果トランジスタ63,65、ＮチャンネルMOS型電界効果トラ
ンジスタ64により構成される。即ち、入力信号はレベル
シフタ61を介してトランジスタ64,65のゲート電極に入
力されると共に、レベルシフタ61よりインバータ62を介
してトランジスタ63のゲート電極に入力される。また、
トランジスタ63、64のドレイン電極に選択電圧VSが供給
され、トランジスタ65のドレイン電極にV3電位が供給さ
れる。そして、トランジスタ63,64,65のソース電極が一
括して出力ライン66に接続され、この出力ライン66より
選択電圧VSあるいは非選択電圧V3が取り出される。

すなわち、レベルシフタ61からハイレベルの信号が出
力されると、選択電圧VSのレベルに応じてトランジスタ
63,64の何れか一方がオン、トランジスタ65がオフとな
り、選択電圧VSが出力ライン66から取り出される。ま
た、レベルシフタ61からローレベルの信号が出力される
と、トランジスタ63,64がオフ、トランジスタ65がオン
となり、非選択電圧がV3が出力ライン66から取り出され
る。

上記第３図では、第１のスイッチドキャパシタ回路13
を液晶駆動回路と共に集積化した場合について説明した
が、第２のスイッチドキャパシタ回路14についても同様
にして液晶駆動回路と共に集積化することができる。

［発明の効果］以上詳記したように本発明によれば、第1,第２の基準
電圧源を設けて同極性レベルの異なる液晶駆動電圧を発
明すると共に、上記第1,第２の電圧源の出力電圧をスイ
ッチドキャパシタ回路に入力して極性反転した液晶駆動
電圧を発生するようにしたので、正あるいは負の一方の
極性の基準電圧源を用いて第１〜第４の液晶駆動電圧を
発生することができる。また、反転電圧発生部をスイッ
チドキャパシタ回路で構成することにより、増幅器の数
を減少して回路構成を簡易化することができる。

更に、本発明は、スイッチドキャパシタ回路を液晶駆
動回路と共に集積化する構成としたので、回路の小型化
を図ることができ、特にビューファインダ等の小型液晶
表示装置に実施して大きな効果を発揮し得るものであ
る。

【図面の簡単な説明】

第１図は本発明の第１実施例を示すブロック図、第２図
は同実施例の動作を説明するためのタイミングチャー
ト、第３図は本発明の第２実施例を示すブロック図、第
４図は第３図におけるレベルシフタの詳細を示す図、第
５図は第３図における出力バッファの詳細を示す図、第
６図は従来の液晶駆動電圧発生回路を示すブロック図、
第７図は第６図の回路におけるバイアス電圧と液晶駆動
電圧との関係を示す図である。 A1,A2,…差動増幅器、SW1〜SW8……アナログスイッチ、
11,12,15,16……出力ライン、13,14……スイッチドキャ
パシタ回路、35……選択電圧切換回路、40……液晶駆動
回路、41a,41b,…，……出力バッファ、44……シフトレ
ジスタ。

Claims

(57)【特許請求の範囲】

【請求項１】第１の液晶駆動電圧を出力する第１の電圧
源と、上記第１の液晶駆動電圧を反転して第２の液晶駆
動電圧を出力する第１のスイッチドキャパシタ回路と、
第３の液晶駆動電圧を出力する第２の電圧源と、上記第
３の液晶駆動電圧を反転して第４の液晶駆動電圧を出力
する第２のスイッチドキャパシタ回路とを具備したこと
を特徴とする液晶駆動電圧発生回路。
【請求項２】請求項（１）記載の液晶駆動電圧発生回路
において、第１のスイッチドキャパシタ回路を第１及び
第２の液晶駆動電圧を選択して出力する液晶駆動回路と
共に集積化し、第２のスイッチドキャパシタ回路を第３
及び第４の液晶駆動電圧を選択して出力する液晶駆動回
路と共に集積化したことを特徴とする液晶駆動電圧発生
回路。