JPH04196571A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH04196571A JPH04196571A JP32811790A JP32811790A JPH04196571A JP H04196571 A JPH04196571 A JP H04196571A JP 32811790 A JP32811790 A JP 32811790A JP 32811790 A JP32811790 A JP 32811790A JP H04196571 A JPH04196571 A JP H04196571A
- Authority
- JP
- Japan
- Prior art keywords
- heating
- leads
- lead
- adhesive tape
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000005452 bending Methods 0.000 claims description 2
- 239000002390 adhesive tape Substances 0.000 abstract description 10
- 238000003672 processing method Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 4
- 238000003825 pressing Methods 0.000 abstract description 3
- 230000005611 electricity Effects 0.000 abstract description 2
- 238000000137 annealing Methods 0.000 abstract 1
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000007789 sealing Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の組立行程で用いられる半導体装置
用リードフレームの製造方法に関する。
用リードフレームの製造方法に関する。
半導体装置は集積回路から形成された半導体素子のボン
ディングバットとこれに対応したリードフレームの各リ
ードとを接続し、ついで各リードの先端部以外の内側部
分をトランスファモールド等により樹脂で一体的に成形
する。そして成形された樹脂の外側において各リードを
切断し、必要に応じてリードを適宜折り曲げて半導体装
置を組立てている。第４図は従来の半導体装置完成品の
一例を示す斜視図である。図において３は半導体素子、
２は半導体素子３を搭載するダイパッド、１は多数設け
られたリード、４は半導体素子３とこれに対応するリー
ド１と接続するワイヤー、５は半導体素子３等を一体的
に成形する封止樹脂である。ここで特にリード１におい
て、樹脂５の内部に埋まる部分をインナーリード１ｂ、
封止樹脂５の外側に出る部分をアウターリード１ａと呼
ぶことにする。
ディングバットとこれに対応したリードフレームの各リ
ードとを接続し、ついで各リードの先端部以外の内側部
分をトランスファモールド等により樹脂で一体的に成形
する。そして成形された樹脂の外側において各リードを
切断し、必要に応じてリードを適宜折り曲げて半導体装
置を組立てている。第４図は従来の半導体装置完成品の
一例を示す斜視図である。図において３は半導体素子、
２は半導体素子３を搭載するダイパッド、１は多数設け
られたリード、４は半導体素子３とこれに対応するリー
ド１と接続するワイヤー、５は半導体素子３等を一体的
に成形する封止樹脂である。ここで特にリード１におい
て、樹脂５の内部に埋まる部分をインナーリード１ｂ、
封止樹脂５の外側に出る部分をアウターリード１ａと呼
ぶことにする。
実際の半導体装置組立作業においては、第３図に示すよ
うに前記ダイパッド２、リード１をダムバー６で連結し
、ワード変形防止のため接着テープ８でリードを固定し
、さらにその外周部に帯状枠７を設けて多連の繰り返し
パターンとしたものを総称してリードフレームと呼ぶ。
うに前記ダイパッド２、リード１をダムバー６で連結し
、ワード変形防止のため接着テープ８でリードを固定し
、さらにその外周部に帯状枠７を設けて多連の繰り返し
パターンとしたものを総称してリードフレームと呼ぶ。
従来のリードフレームは１枚の薄い導電性の金属板から
プレスまたはエツチング等により加工されてこの第３図
に示されるような形状のものが一般的に知られている。
プレスまたはエツチング等により加工されてこの第３図
に示されるような形状のものが一般的に知られている。
上記リードフレームの加工方法は、プレスによる加工方
法とエツチングによる加工方法とがある。
法とエツチングによる加工方法とがある。
いずれの加工方法においてもインナーリードの本数が多
くなってくるとインナーリードピッチが小さくなると共
にインナーリード幅も小さくなり強度が弱くなるため変
形しやすくなる。このため第３図８に示す様に接着テー
プによってインナーリードを固定している。しかし接着
テープで固定する際、テープの張り具合やテープの形状
、又はテープの熱膨張係数のちがい等によって接着後イ
ンナーリードが変形してしまう。又、プレス加工のリー
ドフレームは打抜かれる時インナーリード変形を発生す
る。インナーリード先端部は半導体素子のボンディング
バットとワイヤーを接続する部分であり変形によって接
続が不可能な場合があり課題となっている。第２図は第
３図１ｂのＡ−Ａ°断面で、従来のインナーリード変形
の図面である。この様な変形を修正するために接着テー
プの形状あるいは接着テープの接着方法等工夫されてい
るが問題解決まで至っていない。
くなってくるとインナーリードピッチが小さくなると共
にインナーリード幅も小さくなり強度が弱くなるため変
形しやすくなる。このため第３図８に示す様に接着テー
プによってインナーリードを固定している。しかし接着
テープで固定する際、テープの張り具合やテープの形状
、又はテープの熱膨張係数のちがい等によって接着後イ
ンナーリードが変形してしまう。又、プレス加工のリー
ドフレームは打抜かれる時インナーリード変形を発生す
る。インナーリード先端部は半導体素子のボンディング
バットとワイヤーを接続する部分であり変形によって接
続が不可能な場合があり課題となっている。第２図は第
３図１ｂのＡ−Ａ°断面で、従来のインナーリード変形
の図面である。この様な変形を修正するために接着テー
プの形状あるいは接着テープの接着方法等工夫されてい
るが問題解決まで至っていない。
そこで本発明は従来のこの様な課題を解決するためにイ
ンナーリードを接着テープで固定後加熱（焼きならし）
をすることによってインナーリード変形を修正し安定的
にワイヤーの接続が出来る半導体装置を提供するもので
ある。
ンナーリードを接着テープで固定後加熱（焼きならし）
をすることによってインナーリード変形を修正し安定的
にワイヤーの接続が出来る半導体装置を提供するもので
ある。
上記課題を解決するために本発明のリードフレームは、
加熱（焼きならし）することによってインナーリードの
変形（第１図）を修正することを特徴とする。
加熱（焼きならし）することによってインナーリードの
変形（第１図）を修正することを特徴とする。
以下本発明の実施例を図面にもとづいて説明する。第３
図において１ｂはインナーリード、１ａはアウターリー
ド、２はダイパッド、６はリードを連結しているダムバ
ー、７は外周の帯状枠、８はリード変形防止のための接
着テープである。
図において１ｂはインナーリード、１ａはアウターリー
ド、２はダイパッド、６はリードを連結しているダムバ
ー、７は外周の帯状枠、８はリード変形防止のための接
着テープである。
第２図は第３図１ｂのＡ−Ａ’断面図で本発明前のイン
ナーリード先端部の拡大詳細図で第２図ａは上下方向の
変形、第２図すは左右方向の変形の状態図である。
ナーリード先端部の拡大詳細図で第２図ａは上下方向の
変形、第２図すは左右方向の変形の状態図である。
第１図は第３図１ｂのＡ−Ａ’断面図で本発明の加熱加
工を実施し変形が改善されたインナーリード先端部の拡
大詳細図である。加熱加工方法は熱源に主に電気を用い
た加熱炉を用いて連続して加熱加工をする連続加熱加工
方法と、ある一定量を電気炉に入れて加熱後取り出すバ
ッチ式加熱方法とがある。加熱加工温度及び時間はイン
ナーリード接着テープの材質及び形状、又はインナーリ
ードの変形量及び材質等によってそれぞれ設定値を変え
ていく。
工を実施し変形が改善されたインナーリード先端部の拡
大詳細図である。加熱加工方法は熱源に主に電気を用い
た加熱炉を用いて連続して加熱加工をする連続加熱加工
方法と、ある一定量を電気炉に入れて加熱後取り出すバ
ッチ式加熱方法とがある。加熱加工温度及び時間はイン
ナーリード接着テープの材質及び形状、又はインナーリ
ードの変形量及び材質等によってそれぞれ設定値を変え
ていく。
以上述べた様に本発明のリードフレームは、インナーリ
ード固定用の接着テープを貼付後、又は接着テープの貼
付加工をしないリードフレームはプレス加工後に加熱（
焼きならし）加工をすることによってインナーリードの
変形を修正することができる。こうして得られたリード
フレームはワイヤーの接続性を向上させると共に生産性
を向上させ半導体装置の組立歩留りを向上させる。又、
半導体装置の品質、信頼性向上にも寄与する。
ード固定用の接着テープを貼付後、又は接着テープの貼
付加工をしないリードフレームはプレス加工後に加熱（
焼きならし）加工をすることによってインナーリードの
変形を修正することができる。こうして得られたリード
フレームはワイヤーの接続性を向上させると共に生産性
を向上させ半導体装置の組立歩留りを向上させる。又、
半導体装置の品質、信頼性向上にも寄与する。
第１図は本発明の実施例を示すインナーリード先端部の
部分拡大図。 第２図（ａ）は従来技術の実施例を示すインナーリード
先端部の上下方向の変形を示す部分拡大図。 第２図（ｂ）は従来技術の実施例を示すインナーリード
先端部の左右方向の変形を示す部分拡大図。 第３図は従来技術の実施例を示すリードフレームの部分
拡大図。 第４図は従来技術の実施例を示す半導体装置の斜視図。 １： リード ｌａアウターリード１ｂインナ
ーリード ２： ダイッパット ３；半導体装置 ４ニ ワイヤー ５：封止樹脂 ６：ダムバー ７：帯状枠 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴−木裏三部（他１名）（ａ）
（ｂ＋ 第 ３１辺
部分拡大図。 第２図（ａ）は従来技術の実施例を示すインナーリード
先端部の上下方向の変形を示す部分拡大図。 第２図（ｂ）は従来技術の実施例を示すインナーリード
先端部の左右方向の変形を示す部分拡大図。 第３図は従来技術の実施例を示すリードフレームの部分
拡大図。 第４図は従来技術の実施例を示す半導体装置の斜視図。 １： リード ｌａアウターリード１ｂインナ
ーリード ２： ダイッパット ３；半導体装置 ４ニ ワイヤー ５：封止樹脂 ６：ダムバー ７：帯状枠 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴−木裏三部（他１名）（ａ）
（ｂ＋ 第 ３１辺
Claims (1)
- 矩形に形成された帯状枠、半導体素子搭載部、前記帯
状枠より前記半導体素子搭載部近傍まで伸び複数連なる
リード、前記複数リードの中間に位置し前記複数リード
を各々連結するダムバー等から構成される半導体装置用
リードフレームにおいて、前記複数連なるリードの曲が
りを修正するために加熱（焼きならし）加工を行うこと
を特徴とする半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32811790A JPH04196571A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32811790A JPH04196571A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04196571A true JPH04196571A (ja) | 1992-07-16 |
Family
ID=18206679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32811790A Pending JPH04196571A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04196571A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150107728A1 (en) * | 2013-10-21 | 2015-04-23 | Remy Technologies, L.L.C. | Method for forming and annealing an insulated conductor |
-
1990
- 1990-11-28 JP JP32811790A patent/JPH04196571A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150107728A1 (en) * | 2013-10-21 | 2015-04-23 | Remy Technologies, L.L.C. | Method for forming and annealing an insulated conductor |
| US9887607B2 (en) * | 2013-10-21 | 2018-02-06 | Borgwarner Inc. | Method for forming and annealing an insulated conductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04196571A (ja) | 半導体装置用リードフレーム | |
| JPS62205653A (ja) | リ−ドフレ−ムおよび半導体装置の製造方法 | |
| JPH04352436A (ja) | 半導体装置 | |
| JPH0294552A (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP3028173B2 (ja) | リードフレームおよびその製造方法 | |
| JP2679913B2 (ja) | リードフレームの製造方法 | |
| JPS6244422B2 (ja) | ||
| JP2639742B2 (ja) | リードフレームの製造方法 | |
| JP3022126B2 (ja) | 半導体装置用リードフレームの製造方法 | |
| JPH0444255A (ja) | リードフレームの製造方法 | |
| JPH0824158B2 (ja) | 半導体装置 | |
| JPH04211142A (ja) | 半導体装置の製造方法 | |
| JP2504860B2 (ja) | リ―ドフレ―ムの製造方法 | |
| JPH0642346Y2 (ja) | リードフレーム | |
| JP2000031170A (ja) | 結合用指部を用いてフレ―ム上に集積回路を実装する装置および方法 | |
| JP3063587B2 (ja) | 電子部品および電子部品の製造方法 | |
| JP3626831B2 (ja) | リードフレーム | |
| JPH01192155A (ja) | リードフレームの製造方法 | |
| JPS61232648A (ja) | 半導体装置 | |
| JPH0821654B2 (ja) | リードフレームの製造方法 | |
| JP3768690B2 (ja) | 剛性部材を有する集合基板、およびこの集合基板から得られた半導体装置 | |
| JPH04115557A (ja) | リードフレームの製造方法 | |
| JP2501047B2 (ja) | リ―ドフレ―ムの製造方法 | |
| JPH03124055A (ja) | リードフレームの製造方法およびこれを用いた半導体装置 | |
| JPH0425053A (ja) | リードフレームの製造方法 |