JPS61232648A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61232648A
JPS61232648A JP60074713A JP7471385A JPS61232648A JP S61232648 A JPS61232648 A JP S61232648A JP 60074713 A JP60074713 A JP 60074713A JP 7471385 A JP7471385 A JP 7471385A JP S61232648 A JPS61232648 A JP S61232648A
Authority
JP
Japan
Prior art keywords
die stage
stage
semiconductor chip
silver paste
flange shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60074713A
Other languages
English (en)
Inventor
Takaharu Odou
尾堂　隆治
Masao Takehiro
武広　正雄
Toyoshige Kawashima
川島　豊茂
Eiji Yokota
横田　栄二
Yoshihiro Utouyama
宇藤山　純弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60074713A priority Critical patent/JPS61232648A/ja
Publication of JPS61232648A publication Critical patent/JPS61232648A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体チップを銅等の平板状部材よりなるダイステージ
に銀ペースト等を使用して取り付ける構造の半導体装置
においては、銀ペースト等の硬化温度（１５０℃〜２０
０°０）において（ダイステージが熱膨張した状態で）
半導体チップがダイステージに固着されるので、冷却さ
れて常温にもどった後においてはダイステージが収縮し
、半導体チップが損傷を受ける場合が多いので、この欠
点を解消するために、平板状部材よりなるダイステージ
の周縁部をフランジ状に屈曲して箱状となして曲げに対
する強度を補強し、加熱・冷却にともなう変形にもとづ
く破損を防止し、製造歩留りを向上したものである。
（産業上の利用分野） 本発明は半導体装置の改良に関する。特に、モールドパ
ッケージされる半導体装置における場合のように、半導
体チップが銅等の平板状部材よりなるダイステージに銀
ペースト等をもつで取り付けられる構造の半導体装置の
改良に関する。
〔従来の技術〕
モールドパッケージされる半導体装置等においては、第
４図に示すように、半導体チップｌをリードフレーム３
と一体をなす平板状部祠よりなるタイステージ２上に、
銀ベース］・等を介して載置し　１５０°Ｃ〜２００°
Ｃ程度の銀ペースト等の硬化温度に加温して、銀ペース
ト等をもって半導体チップｌをタイステージ２に固着し
ていた。その後、ボンディングワイヤ４を施し、破線５
をもって示すようにモールディングをなして、リードフ
レームを切り離していた。
〔発明が解決しようとする問題点〕
上記せるように、半導体チップｌとタイステージ２どの
固着工程は、　１５０°Ｃ〜２００　’０程度の高温状
態においてグイステージが熱膨張した状態でなされるの
で、常温に復帰した後においては、第５図に示すように
、グイステージが上方に凸に湾曲し、半導体チップｌに
損傷を与え製造歩留りを低下するという欠点がある。な
お、６は銀ペーストを示す。
本発明の目的はこの欠点を解消し、半導体チップがグイ
ステージに固着されてなる構造の半導体装置において製
造歩留りを向上する構造的改良を提供することにある。
〔問題点を解決するための手段〕
一第１図は本発明に係る半導体装置の断面図である。図
より明らかなように、本発明に係る半導体装置において
は、平板状部材よりなるグイステージ２の周縁部２１が
フランジ状に屈曲して箱状とされ曲げに対して補強され
ている。なお、■は半導体チップであり、６は銀ペース
トであり、４はボンディングワイヤである。
〔作用〕
平板状部材よりもアングル状部材、Ｈ状部材が曲げ強さ
が大きいことは周知である。グイステージは一般に四角
形（正方形）であるから、その四辺を図示するように屈
曲すれば、箱状体となり、曲げに対する強さが増加する
から、熱による膨張Φ収縮にあたって変形しにくくなり
、銀ペースＩ・等の溶融温度１５０℃〜２００　’０と
常温との温度変化に対してウォーピ□ング等の変形は発
生せず、製造歩留りは向上する。
〔実施例〕
以下、図面を参照しつ覧、本発明の一実施例に係る半導
体装置の製造工程について説明する。
第２図参照 銅等のストリップ材を通常のリードフレーム加工時と同
様に打ち抜き成形する。
第３図参照 つ（いて、第２図のＡ−Ａ断面図である第３図に示すよ
うに、グイステージ２の周縁部２１を図において下方に
向ってフランジ状に折り曲げ、グイステージ２を全体と
して箱状として曲げに対する強度を補強する。この工程
はフォーミングプレスをもって容易に可能である。
第１図再参照 周縁部２１がフランジ状に折り曲げられて補強されてい
るグイステージ２上に、半導体チ、ンプｌを銀ペースト
等６をもって固着する。このとき、グイステージ２は」
−記せるように補強されているから、銀ペースト溶融温
度　１５０°Ｃ〜２００°Ｃと常温との温度変化に対し
、グイステージ２の変形は発生しにくく、製造歩留りは
向上する。
以下、従来技術における場合と同様リードフレームを切
り離して、モールディングをなせば完成する。
〔発明の効果〕
以」−説明せるとおり、本発明に係る半導体装置におい
ては、平板状部材よりなるグイステージの周縁部がフラ
ンジ状に折り曲げられて箱状にされて、曲げに対して補
強されているので、　１５０°Ｃ〜２００°Ｃ程度の温
度で固化する銀ペースト等を使用して、半導体チップを
グイステージに固着しても温度変化にもとづくウォーピ
ングが発生せず、半導体チップが破損することがなく製
造歩留りは向」ニする。
【図面の簡単な説明】
第１図は、本発明に係る半導体装置の概念的構成図であ
る。 第２．３図は、本発明の一実施例に係る半導体装置の製
造工程を説明する図である。 第４．５図は、従来技術に係る半導体装置の欠点を説明
する図である。 ｌ・・・半導体チップ、　　２・・・ダイステージ、２
１−・・ダイステージの周縁部、　　３・・・り一ドフ
レーム、　４ｅ・・ボンディングワイヤ、５１・モール
ド、　　６１・銀ペースト。 第２図

Claims (1)

    【特許請求の範囲】
  1. 　半導体チップ（１）が平板状部材よりなるダイステー
    ジ（２）上に載置されてなる半導体装置において、前記
    ダイステージ（２）の周縁部（２１）がフランジ状に屈
    曲していることを特徴とする半導体装置。
JP60074713A 1985-04-09 1985-04-09 半導体装置 Pending JPS61232648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60074713A JPS61232648A (ja) 1985-04-09 1985-04-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60074713A JPS61232648A (ja) 1985-04-09 1985-04-09 半導体装置

Publications (1)

Publication Number Publication Date
JPS61232648A true JPS61232648A (ja) 1986-10-16

Family

ID=13555135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60074713A Pending JPS61232648A (ja) 1985-04-09 1985-04-09 半導体装置

Country Status (1)

Country Link
JP (1) JPS61232648A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5226226A (en) * 1991-07-29 1993-07-13 Fierkens Richard H J Tube-shaped package for a semiconductor device and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5226226A (en) * 1991-07-29 1993-07-13 Fierkens Richard H J Tube-shaped package for a semiconductor device and method therefor

Similar Documents

Publication Publication Date Title
US5986333A (en) Semiconductor apparatus and method for fabricating the same
JPS61269345A (ja) 半導体装置
JPS63148670A (ja) リ−ドフレ−ム材
JPS61232648A (ja) 半導体装置
JPS60121751A (ja) 半導体装置の製法
JPS6244422B2 (ja)
JPS62282455A (ja) 半導体装置の製法
JP2679913B2 (ja) リードフレームの製造方法
JPS5992535A (ja) 半導体装置
JPS60138949A (ja) 半導体装置用リ−ドフレ−ム
JPS62254457A (ja) Ｉｃ用リ−ドフレ−ム
JPH0290543A (ja) 半導体用メタルテープ
JP2870366B2 (ja) リードフレームへのフィルム貼付け装置
JP2882013B2 (ja) 封止済リードフレームの加工方法
JP2684247B2 (ja) リードフレームの製造方法
JP2682512B2 (ja) ベローズの製造方法
JP2754675B2 (ja) 半導体装置用リードフレーム、その製造方法および半導体装置
JPH04196571A (ja) 半導体装置用リードフレーム
KR0119652B1 (ko) 반도체 패키지용 리드프레임의 탑재판 구조
JP2005072369A (ja) 半導体装置の製造方法
JPH0613527A (ja) リードフレーム形状
JPS6356948A (ja) リ−ドフレ−ム
JPH1126680A (ja) 半導体装置用リードフレーム
JPH11135705A (ja) リードフレーム、半導体装置及びその製造方法
JP2004312053A (ja) 半導体装置