JPH0425053A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JPH0425053A
JPH0425053A JP2126493A JP12649390A JPH0425053A JP H0425053 A JPH0425053 A JP H0425053A JP 2126493 A JP2126493 A JP 2126493A JP 12649390 A JP12649390 A JP 12649390A JP H0425053 A JPH0425053 A JP H0425053A
Authority
JP
Japan
Prior art keywords
semiconductor element
lead frame
lead
tip
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2126493A
Other languages
English (en)
Other versions
JPH0821660B2 (ja
Inventor
Takeshi Harada
猛 原田
Yoshihiro Fujikawa
芳弘 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2126493A priority Critical patent/JPH0821660B2/ja
Publication of JPH0425053A publication Critical patent/JPH0425053A/ja
Publication of JPH0821660B2 publication Critical patent/JPH0821660B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch

Landscapes

  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Punching Or Piercing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、リードフレームおよびその製造方法に係り、
特にそのインナーリード先端部の形状の改善に関する。
(従来の技術) 半導体装置用リードフレームは、フォトエッチンク法ま
たはプレス加工のいずれかの方法によって、金属帯状材
料の形状加工「を行い形成される。
最近のリードフレームでは、インナーリード先端部の板
厚よりもリードピッチが狭くなる傾向にあり、例えば、
板厚0.15mmに対し、0.1〜0 、12mmの幅
で打ち抜きを行わなければならないこともある。
このため、インナーリード先端が第3図に示すように跳
ね上がり、インナーリード先端と半導体チップのポンデ
ィングパッドとを電気的に接続するワイヤボンディング
に際し、ボンディングマシンのキャピラリでインナーリ
ード先端をプレート上に押しイマ1けながらワイヤの接
続を行わねばならず、ボンディングミスが極めて発生し
易い状態となっていた。
インナーリード先端の変形防止対策としては、ポリイミ
ドテープなどの絶縁性のテープを貼着することによりイ
ンナーリード間を橋絡し、位置関係を保持するという方
法が提案されているが、インナーリードの先端は保持で
きないため、十分な対策とはなっていないという問題か
あった。
そこで、インナーリード先端部の位置ずれを防ぐために
、隣接するインナーリードの先端を連結する連結部を残
して形状加工を行い、インナーリド相互間の接続のため
のテーピングゴー程、熱処理あるいは鍍金処理などの処
理工程を経た後、最後にこの連結部を除去する方法が提
案されている。
この方法は通常次のような工程で行われる。
例えば、従来、まず、第4図(a)に示すように、第1
の順送り金型を用いて半導体素子搭載ステージ52とな
る領域に向かって収斂する複数の第1の打ち抜き部5A
を形成し、インナーリード51の側面を形成すると共に
、半導体素子搭載ステージ52を支持するサポートパー
53を形成する。
この後、この複数の第1の打ち抜き部5Aの先端から、
インナーリード5]先端5Fの連結部(タイバー54)
となる領域分の所定の間隔をおいて、第2の打ち抜き部
5Bを形成する。
そして、コイニング工程を経て、このインナーリード5
1の先端5Fをタイバー54で一体的に連結した状態で
、熱処理および鍍金処理等の所定の処理を行う。
そしてさらに、第4図(b)に示すように、第2の順送
り金型を用いて第3の打ち抜き部5Dを形成し、前記サ
ポートバーに直交して設けられたタイバー54を1′J
J除し、インナーリード51の先端5Fを形成し、分割
形成し、リードフレームが完成される。
この方法では、第2の打ち抜き領域を形成して、半導体
素子搭載ステージ52とインナーリード先端のタイバー
54とを分離した後、ボンディングに必要な有効平坦幅
を確保するためコイニングがなされるが、コイニングに
よるインナーリード先端の伸びの分は第2の打ち抜き領
域に吸収され、インナーリード先端が半導体素子搭載ス
テージ52側に移動するのみである。
この状態で、熱処理をすると熱処理に必要な長平方向へ
のテンションにより連結部(タイバー)54か変形し、
結果インナーリードか変形することになる。
(発明が解決しようとする課題) このように従来のリードフレームでは、連結片を除去し
た際にインナーリード先端が不安定となり、ワイヤボン
ディング時に支障をきたすという問題があった。
また、インナーリード先端のコイニングは、ワイヤボン
ディングに必要な有効平坦幅を得るためのもので、コイ
ニング量が深ければ、潰された余肉骨だけインナーリー
ドに延びか生じ、これによってパッドが下方に変位する
ことになり、変位量が大きければ熱処理工程や後のめっ
き工程における障害となる。
本発明は、前記実情に鑑みてなされたもので、上記問題
点を解決し、高精度でボンディング性に優れ、高品質で
かつ低コストのリードフレームを提供することを目的と
する。
(課題を解決するための手段) そこで本発明の方法では、連結片を残して成型し、熱処
理を行ったのぢ、コイニングを行うようにしている。
すなわち、本発明の方法では、金属帯状材料の不要部分
を順次打ち抜き、リードフレームを成形するに際し、イ
ンナーリードの側縁を打ち抜き半導体素子搭載部形成領
域近傍がら伸長する複数のインナーリードの側部の輪郭
線を形成し、半導体素子搭載部とインナーリード先端部
とが連結した形状をなすように成形したのぢ、材料内部
の残留歪を除去すべく熱処理を行い、この後コイニング
を行い最後にインナーリード先端部と半導体素子搭載部
との間を分断するようにしている。
(作用) 」二記方法によれば、コイニングに先立ち熱処理を行う
ようにしているため、焼鈍におけるテンションに耐え得
る引っ張り強度を有する状態で熱処理を行うことができ
、熱処理中において変形をうけたりすることなく良好な
状態を維持することができる。
そして、この熱処理後にコイニングを行うが、多少パッ
ドが変位しても弾性変形範囲内であり、パッドの成型と
共にインナーリードを分離すれば、この変位は解消する
(実施例) 以下、本発明実施例のリードフレームの製造方法につい
て、図面を参照しつつ詳細に説明する。
第1図(a)乃至第1図(cl)は、リードフレームの
製造工程を示す図である。
まず、第1図(a)に示すように、スタンピング法によ
り、銅を主成分とする帯状材料を、所望の形状のインナ
ーリード、アウターリード、ダムバなどの抜き型を具備
した第1の順送り金型(図示せず)に装着し、プレス加
工を行なうことにより、半導体素子搭載部11−となる
領域に向かって収斂する複数の第1の打ち抜き部A1を
形成し、インナーリード]−2の側面を形成すると共に
、半導体素子搭載部1−1を支持するザポートバー15
ならびにアウターリード13を形成する。このきき、こ
の複数の第1の打ち抜き部A]の先端から、インナーリ
ード12先端の連結部(タイバー17)となる領域分の
所定の間隔をおいて、半導体素子搭載部11が存在して
いる。
この状態で熱処理を行う。
そして、第1図(1))および第1図(C)に示すよう
に、コイニングパンチを用いてインナーリード先端部の
コイニングを行う。1.2 sはコイニング領域を示す
。第1図(C)はコイニング領域を示す断面図である。
そして、このインナーリード]2の先端12 sをタイ
バー17で半導体素子搭載部11に一体的に連結した状
態のまま、パラジウムめっき処理等の所定の処理を行う
そしてさらに、第2の順送り金型を用いて、タイバー1
7を切除し、インナーリード12の先端面を形成して、
インナ−リード12相互間を分割形成し、第1図(d)
に示すようなリードフレームが完成される。
このようにして形成されたリードフレームによれば、イ
ンナーリード先端は、常に安定した状態でワイヤボンデ
インクを行うことができ、歩留まりが大幅に向−I−す
る。
なお、前記実施例では、インナーリード側縁の打ち抜き
および熱処理の後、そのままの状態でコイニゲを行うよ
うにしたが、インナーリード先端とパッドとの間を打ち
抜きを行うに先立ち、インナーリード先端とパッド周縁
との間の少なくとも一部に貫通孔を形成し、コイニング
による延びをこの貫通孔で吸収するようにしても良い。
次に、本発明の第2の実施例としてこのリードフレーム
の製造方法について説明する。
まず、第2図(a)および第2図(b)に示すように、
銅を主成分とする帯状材料を、所望の形状のインナーリ
ード(先端面を除く)]、タイバー2、アウターリード
3などの抜き型を具備した順送り金型に装着し、プレス
加工を行なうことにより、第1の打ち抜き領域A1を順
次形成し、インナリードの先端面を残してインナーリー
ド部12をパターニングする。
この後、この状態で熱処理を行う。
そして第2図(C)に示すように、ダイパッド形成領域
1−18とインナーリード先端との間に貫通孔りを形成
する。
] 0 さらに、第2図(d)および第2図(e)に示すように
、コイニングパンチを用いてインナーリード先端部のコ
イニングを行う。]、 2 sはコイニング領域を示す
。第2図(e)はコイニング領域を示す断面図である。
そして、このインナーリード]2の先端1.2 sをタ
イバー17で半導体素子搭載部]1に一体的に連結した
状態のまま、めっき工程やテーピング上程等の所定の処
理を行う。
そして、第2図(f)に示すように、前記第2図(a)
の成型工程で残されたインナーリード端部の第2の打ち
抜き領域A2(キャビティ領域)を打ち抜き、ダイパッ
ド1]とインナーリード先端とを分離し、リードフレー
ムの形状加工が終了する。
このようにして形成されたリードフレームは、前記第1
の実施例による効果に加えてコイニング工程における材
料の延びによる変形も、この貫通孔か逃げ口となって防
止することができ、この後、インナーリード先端とパッ
ドとの間を打ち抜きを行うようにすれば、インナーリー
ドの長さも直積1 ] 度に制御することが可能となる。
このリードフレームは、素子チップの搭載、ワイヤボン
ディング、樹脂封止なとの工程を経て半導体素子として
完成されるが、インナーリード位置が高精度に維持され
ているためボンディング性が良好である。
なお、この貫通孔の位置及び形状については、実施例に
限定されることなく適宜変形可能である。
また、第2の打ち抜き領域に近い形状の貫通孔を形成し
ておくようにし、四部形成後は、インナリードの長さを
そろえる程度に打ち抜きを行うようにしても良い。
また、前記実施例では、リードフレーム材料として銅を
用いたが、銅に限定されることなく、他の材料を用いて
もよいことは言うまでもない。
さらにまた、熱処理前にインナーリードの捩しれを矯正
するための軽い平打ち]−程を含むようにしてもよい。
〔発明の効果〕
以」二説明してきたように、本発明のリードフレムの製
造方法によれば、コイニングに先立ち熱処理を行うよう
にしているため、焼鈍におけるテンションに耐え得る引
っ張り強度を有する状態で熱処理を行うことができ、熱
処理中において変形をうけたりすることなく良好な状態
を維持することができ、高精度で信頼性の高いリードフ
レームを得ることが可能となる。
【図面の簡単な説明】
第1図(a)乃至第1図(d)は本発明の第1の実施例
のリードフレームの製造方法を示す図、第2図(a)乃
至第2図(f)は本発明の第2の実施例のリードフレー
ムの製造方法を示す図、第3図は従来例のり−トフレー
ムの先端部を示す図、第4図(a)および第4図(b)
は従来例のリードフレムの製造工程を示す図である。 5]・・・インナーリード、52・・・半導体素子搭載
ステージ、53・・ザポートバー 54・・タイバ5A
・・・第1の打ち抜き部、5F・・・先端、5B・・・
第2のJiち抜き部、5D・・第3の打ち抜き部、1−
1半導体素了搭載部、12 インナーリード、]] 3 2s・・・インナーリード先端、13・・・アウタド、
]4・・・ダムバー 15・・・サボートバ・・サイド
パー 17・・・タイバ 寸 Φ −N   (N Af 第 図帖の1) 第 図 (イの2) (a) 第 第 図 (b)

Claims (2)

    【特許請求の範囲】
  1. (1)順送り金型を用いて、金属帯状材料の不要部分を
    順次打ち抜き、 半導体素子搭載部と 前記半導体素子搭載部の周縁から所定の間 隔をおいて伸長する複数のインナーリードと、各インナ
    ーリードにそれぞれ連設されたア ウターリードと、 を具備してなるリードフレームの形状加工を行うリード
    フレームの打抜き加工工程において、半導体素子搭載部
    形成領域近傍から伸長す る複数のインナーリードの側部の輪郭線を構成する複数
    の第1の打ち抜き領域部を形成し、半導体素子搭載部と
    インナーリード先端部とが連結した形状をなすように成
    形する第1の成形工程と、材料内部の残留歪みを除去す
    べく熱処理を 行う熱処理工程と、 インナーリード先端部にコイニングを行い ボンディング領域を形成するコイニング工程と、前記イ
    ンナーリード先端部と前記半導体素 子搭載部との間を分断する第3の成形工程とを含むこと
    を特徴とするリードフレームの製造方法。
  2. (2)前記熱処理工程後、前記コイニング工程に先立ち
    、 前記インナーリード先端部と前記半導体素 子搭載部との間に貫通孔を形成する貫通孔形成工程を含
    むようにしたことを特徴とする請求項(1)記載のリー
    ドフレームの製造方法。
JP2126493A 1990-05-16 1990-05-16 リードフレームの製造方法 Expired - Fee Related JPH0821660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2126493A JPH0821660B2 (ja) 1990-05-16 1990-05-16 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2126493A JPH0821660B2 (ja) 1990-05-16 1990-05-16 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH0425053A true JPH0425053A (ja) 1992-01-28
JPH0821660B2 JPH0821660B2 (ja) 1996-03-04

Family

ID=14936575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2126493A Expired - Fee Related JPH0821660B2 (ja) 1990-05-16 1990-05-16 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JPH0821660B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007225021A (ja) * 2006-02-23 2007-09-06 Kayaba Ind Co Ltd 緩衝器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56164565A (en) * 1980-05-22 1981-12-17 Yasukawa Seiki Kk Lead frame and manufacture thereof
JPS56165526A (en) * 1980-05-26 1981-12-19 Toshiba Corp Coining method
JPS5788938A (en) * 1980-11-20 1982-06-03 Toyota Motor Corp Method for hot coining
JPS60103653A (ja) * 1983-11-10 1985-06-07 Nec Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56164565A (en) * 1980-05-22 1981-12-17 Yasukawa Seiki Kk Lead frame and manufacture thereof
JPS56165526A (en) * 1980-05-26 1981-12-19 Toshiba Corp Coining method
JPS5788938A (en) * 1980-11-20 1982-06-03 Toyota Motor Corp Method for hot coining
JPS60103653A (ja) * 1983-11-10 1985-06-07 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007225021A (ja) * 2006-02-23 2007-09-06 Kayaba Ind Co Ltd 緩衝器

Also Published As

Publication number Publication date
JPH0821660B2 (ja) 1996-03-04

Similar Documents

Publication Publication Date Title
US5920113A (en) Leadframe structure having moveable sub-frame
US5521430A (en) Semiconductor apparatus and its manufacturing method
JPH0425053A (ja) リードフレームの製造方法
JPH0444255A (ja) リードフレームの製造方法
JPS60161646A (ja) 半導体装置用リ−ドフレ−ム
JPH04280661A (ja) 半導体装置用リードフレームの製造方法
JP2700902B2 (ja) リードフレームの製造方法
JPH03181161A (ja) リードフレームの製造方法
JP7057727B2 (ja) リードフレームおよび半導体装置
JP2630686B2 (ja) 電子部品製造用フレーム、およびこれを用いた電子部品製造方法、ならびにこの製造方法により製造された電子部品
JP4111499B2 (ja) リードフレーム
JPH0620106B2 (ja) リ−ドフレ−ムの製造方法
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JPS63308358A (ja) リ−ドフレ−ム
JP2504860B2 (ja) リ―ドフレ―ムの製造方法
JPH0997866A (ja) リード成形方法及びリード成形用金型
JPH03188655A (ja) リードフレームの製造方法
JPH01144661A (ja) リードフレームの製造方法
JPH04368158A (ja) リードフレームと半導体装置の製造方法
JP2501047B2 (ja) リ―ドフレ―ムの製造方法
JP3618185B2 (ja) リードフレーム及び該リードフレームの製造方法
JP3853235B2 (ja) リードフレーム
JPH06151681A (ja) 半導体装置の製造方法およびその製造において用いるリードフレーム
JPH0821654B2 (ja) リードフレームの製造方法
JPH03136359A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees