JPH04196474A - 集積回路のセルのレイアウト方法 - Google Patents
集積回路のセルのレイアウト方法Info
- Publication number
- JPH04196474A JPH04196474A JP2328037A JP32803790A JPH04196474A JP H04196474 A JPH04196474 A JP H04196474A JP 2328037 A JP2328037 A JP 2328037A JP 32803790 A JP32803790 A JP 32803790A JP H04196474 A JPH04196474 A JP H04196474A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- input level
- cells
- logic
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、計算機処理により論理セルの配置及びセル間
配線をする集積回路のセルのレイアウト方法に関する。
配線をする集積回路のセルのレイアウト方法に関する。
［従来の技術］
従来の計算機処理により論理セルの配置及びセル間配線
をする集積回路のセルのレイアウト方法において、論理
セルの入力を＋１ ＨＩＩ又は”Ｌ”に固定する入力レ
ベル固定用セルの配置は、第２図（ａ）又は（ｂ）の如
きであった。すなわち、第２図（ａ）及び（ｂ）におい
て、１は入力レベル固定用セル、２は入力レベルの固定
が必要な論理セル、３は論理セルのセル列、４はセル間
の配線領域である。
をする集積回路のセルのレイアウト方法において、論理
セルの入力を＋１ ＨＩＩ又は”Ｌ”に固定する入力レ
ベル固定用セルの配置は、第２図（ａ）又は（ｂ）の如
きであった。すなわち、第２図（ａ）及び（ｂ）におい
て、１は入力レベル固定用セル、２は入力レベルの固定
が必要な論理セル、３は論理セルのセル列、４はセル間
の配線領域である。
人力レベル固定用セルは、セルの接続関係を示すデータ
（ネットリスト）により、第２図（ａ）の様に、１つの
入力レベル固定用セルに多数の論理セルが接続されたり
、第２図（ｂ）の様に、入力レベル固定用セルが多数散
在したりする場合がある。
（ネットリスト）により、第２図（ａ）の様に、１つの
入力レベル固定用セルに多数の論理セルが接続されたり
、第２図（ｂ）の様に、入力レベル固定用セルが多数散
在したりする場合がある。
［発明が解決しようとする課題］
しかし、前述の従来技術において、第２図（ａ）の場合
、入力レベル固定用セルの能力不足による動作不安定や
、入力レベル固定用セルに接続されている論理セルの適
正配置の障害になるという問照点がある。又、第２図（
ｂ）の場合、入力レベル固定用セルが必要以上に多数散
在し チップ面積を無駄にするという問題点がある。
、入力レベル固定用セルの能力不足による動作不安定や
、入力レベル固定用セルに接続されている論理セルの適
正配置の障害になるという問照点がある。又、第２図（
ｂ）の場合、入力レベル固定用セルが必要以上に多数散
在し チップ面積を無駄にするという問題点がある。
本発明は、このような問題点を解決するもので、その目
的は、入力レベル固定用セルの適正配置を行う集積回路
のセルのレイアウト方法を提供することにある。
的は、入力レベル固定用セルの適正配置を行う集積回路
のセルのレイアウト方法を提供することにある。
［課題を解決するための手段］
本発明の集積回路のセルのレイアウト方法は、入力又は
出力端子が上下２方向に、ｉｔ源端子が左右２方向に引
き出される論理セルにより構成されるセル列を複数含み
、計算機処理により論理セルの配置及びセル間配線をす
る集積回路において、論理セルと入力レベル固定用セル
との接続を解除する様にネットリストを変更した後、論
理セルを配置し、セル列１列置きに１個の入力レベル固
定用セルを配置し、各入力レベル固定用セルと同じセル
列内、及び隣接するセル列内の入力レベルの固定が必要
な論理セルとを接続する様にネットリストを変更した後
、セル間配線を行うことにより、セル列に、１列置きに
１個の入力レベル固定用セルを配置することを特徴とす
る。
出力端子が上下２方向に、ｉｔ源端子が左右２方向に引
き出される論理セルにより構成されるセル列を複数含み
、計算機処理により論理セルの配置及びセル間配線をす
る集積回路において、論理セルと入力レベル固定用セル
との接続を解除する様にネットリストを変更した後、論
理セルを配置し、セル列１列置きに１個の入力レベル固
定用セルを配置し、各入力レベル固定用セルと同じセル
列内、及び隣接するセル列内の入力レベルの固定が必要
な論理セルとを接続する様にネットリストを変更した後
、セル間配線を行うことにより、セル列に、１列置きに
１個の入力レベル固定用セルを配置することを特徴とす
る。
［実施例］
第１図（ａ）、（ｂ）は、本発明の実施例を示す図であ
る。すなわち、第１図（ａ）において、１１はネットリ
スト、１２はセル配置用ネットリスト １３はセル配置
データ、１４は配線用ネットリスト、１５は配置配線後
レイアウトデータ、２１は論理セルと入力レベル固定用
セルとの接続を解除するネットリスト変更処理、２２は
論理セル配置処理、２３は論理セルと入力レベル固定用
セルとの接続するネットリスト変更処理、２４は論理セ
ル間配線処理である。又、第１図（ｂ）において、１は
入力レベル固定用セル、２は入力レベルの固定が必要な
論理セル、３は論理セルのセル列、４はセル間の配線領
域である。
る。すなわち、第１図（ａ）において、１１はネットリ
スト、１２はセル配置用ネットリスト １３はセル配置
データ、１４は配線用ネットリスト、１５は配置配線後
レイアウトデータ、２１は論理セルと入力レベル固定用
セルとの接続を解除するネットリスト変更処理、２２は
論理セル配置処理、２３は論理セルと入力レベル固定用
セルとの接続するネットリスト変更処理、２４は論理セ
ル間配線処理である。又、第１図（ｂ）において、１は
入力レベル固定用セル、２は入力レベルの固定が必要な
論理セル、３は論理セルのセル列、４はセル間の配線領
域である。
ここで、ネットリスト１１は従来技術で用いるネットリ
ストと同じであり、このネットリスト１１を入力として
、論理セルと入力レベル固定用セルとの接続を解除する
ネットリスト変更処理２１を実行し、セル配置用ネット
リスト１２を得る。
ストと同じであり、このネットリスト１１を入力として
、論理セルと入力レベル固定用セルとの接続を解除する
ネットリスト変更処理２１を実行し、セル配置用ネット
リスト１２を得る。
次に、このセル配置用ネットリスト１２に基き、論理セ
ル配置処理２２を実行し、セル配置データ１３を得る。
ル配置処理２２を実行し、セル配置データ１３を得る。
次に、セル配置用ネットリスト１２を入力として、セル
配置データ１３に従い、セル列１列置きに１個の入力レ
ベル固定用セルを配置し、各入力レベル固定用セルと同
じセル列内、及び隣接セル列内の入力レベルの固定が必
要な論理セルとを接続する様に、論理セルと入力レベル
固定用セルとの接続するネットリスト変更処理２３を実
行し、配線用ネットリスト１４を得る。最後−に、配線
用ネットリスト１４に基づいて、論理セル間配線処理２
４を実行し、セル列各列に１個の入力レベル固定用セル
が配置された配置配置ｓ４＊レイアウトデータ１５が得
られる。
配置データ１３に従い、セル列１列置きに１個の入力レ
ベル固定用セルを配置し、各入力レベル固定用セルと同
じセル列内、及び隣接セル列内の入力レベルの固定が必
要な論理セルとを接続する様に、論理セルと入力レベル
固定用セルとの接続するネットリスト変更処理２３を実
行し、配線用ネットリスト１４を得る。最後−に、配線
用ネットリスト１４に基づいて、論理セル間配線処理２
４を実行し、セル列各列に１個の入力レベル固定用セル
が配置された配置配置ｓ４＊レイアウトデータ１５が得
られる。
［発明の効果］
以上、述べた様に本発明によれば、入力又は出力端子が
上下２方向に、電・源端子が左右２方向に引き出される
論理セルにより構成されるセル列を複数含み、計算機処
理により論理セルの配置及びセル間配線をする集積回路
において、論理セルと入力レベル固定用セルとの接続を
解除する様にネットリストを変更した後、論理セルを配
置し、セル列１列置きに１個の入力レベル固定用セルを
配置し、各入力レベル固定用セルと同じセル列内、及び
隣接セル列内の人力レベルの固定が必要な論理セルとを
接続する様にネットリストを変更した後、セル間配線を
行うことにより、入力レベル固定用セルの適正配置を行
う集積回路のセルのレイアウト方法が得られる。
上下２方向に、電・源端子が左右２方向に引き出される
論理セルにより構成されるセル列を複数含み、計算機処
理により論理セルの配置及びセル間配線をする集積回路
において、論理セルと入力レベル固定用セルとの接続を
解除する様にネットリストを変更した後、論理セルを配
置し、セル列１列置きに１個の入力レベル固定用セルを
配置し、各入力レベル固定用セルと同じセル列内、及び
隣接セル列内の人力レベルの固定が必要な論理セルとを
接続する様にネットリストを変更した後、セル間配線を
行うことにより、入力レベル固定用セルの適正配置を行
う集積回路のセルのレイアウト方法が得られる。
第１図（ａ）、（ｂ）は、本発明の集積回路のセルのレ
イアウト方法の実施例を示す図。 第２図（ａ）、（ｂ）は、従来例を示す図。 １・・・入力レベル固定用セル ２・・・入力レベルの固定が必要な論理セル３・・・論
理セルのセ□ル列 ４・・・セル間の配線領域 １１・・・ネットリスト １２・・・セル配線用ネットリスト １３・・・セル配置データ １４・・・配線用ネットリスト １５・・・配置配線後レイアウトデータ２１・・・論理
セルと入力レベル固定用セルとの接続を解除するネット
リスト変更 処理 ２２・・・論理セル配置処理 ２３・・・論理セルと入力レベル固定用セルとの接続す
るネットリスト変更処理 ２４・・・論理セル間配線処理 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 化１名 第１図（１）） ”’
イアウト方法の実施例を示す図。 第２図（ａ）、（ｂ）は、従来例を示す図。 １・・・入力レベル固定用セル ２・・・入力レベルの固定が必要な論理セル３・・・論
理セルのセ□ル列 ４・・・セル間の配線領域 １１・・・ネットリスト １２・・・セル配線用ネットリスト １３・・・セル配置データ １４・・・配線用ネットリスト １５・・・配置配線後レイアウトデータ２１・・・論理
セルと入力レベル固定用セルとの接続を解除するネット
リスト変更 処理 ２２・・・論理セル配置処理 ２３・・・論理セルと入力レベル固定用セルとの接続す
るネットリスト変更処理 ２４・・・論理セル間配線処理 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 化１名 第１図（１）） ”’
Claims (1)
- 入力又は出力端子が上下２方向に、電源端子が左右２
方向に引き出される論理セルにより構成されるセル列を
複数含み、計算機処理により前記論理セルの配置及びセ
ル間配線をする集積回路において、前記セル列に、１列
置きに１個の入力レベル固定用セルを配置することを特
徴とする集積回路のセルのレイアウト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2328037A JPH04196474A (ja) | 1990-11-28 | 1990-11-28 | 集積回路のセルのレイアウト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2328037A JPH04196474A (ja) | 1990-11-28 | 1990-11-28 | 集積回路のセルのレイアウト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04196474A true JPH04196474A (ja) | 1992-07-16 |
Family
ID=18205811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2328037A Pending JPH04196474A (ja) | 1990-11-28 | 1990-11-28 | 集積回路のセルのレイアウト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04196474A (ja) |
-
1990
- 1990-11-28 JP JP2328037A patent/JPH04196474A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6938226B2 (en) | 7-tracks standard cell library | |
| US6526461B1 (en) | Interconnect chip for programmable logic devices | |
| KR890004569B1 (ko) | 마스터 슬라이스형 반도체장치 | |
| JP3213711B2 (ja) | 論理チップ | |
| JPH04196474A (ja) | 集積回路のセルのレイアウト方法 | |
| JP2001044284A (ja) | 半導体装置の設計方法 | |
| US5422581A (en) | Gate array cell with predefined connection patterns | |
| JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
| JPH04127556A (ja) | 半導体集積回路 | |
| JPH0555375A (ja) | Ｃｍｏｓ−ｌｓｉのセルのレイアウト方法 | |
| GB2122417A (en) | Integrated circuits | |
| JPH0221634A (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JPH03204959A (ja) | 半導体集積回路装置 | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JPS62273751A (ja) | 集積回路 | |
| JPH07176617A (ja) | 半導体集積回路装置及びその設計方法 | |
| JP2000260877A (ja) | 半導体集積回路のレイアウト設計方法 | |
| Bauge et al. | A highly automated semi-custom approach for VLSI | |
| JPS6248042A (ja) | マスタ−スライス方式半導体集積回路 | |
| JPH02298048A (ja) | 自動レイアウトシステム | |
| JPH03147349A (ja) | マスタースライス方式の半導体集積装置 | |
| JPH01241146A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH08161891A (ja) | 標準セルおよびレイアウト設計装置 | |
| JPS63300530A (ja) | 集積回路 | |
| JPS62122145A (ja) | マスタスライス方式ｌｓｉ |