JPH04181340A - アドレス変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアドレス変換方式、特にＣＰＵが主記憶に対す
るアクセスをセグメントセレクタ値とセグメント内のオ
フセット値との組合せで行い、セグメントセレクタ値で
示される主記憶上のセグメント記述子がセグメントのベ
ースアドレス及びセグメントサイズを有しており、ベー
スアドレスとオフセット値との和がアクセスすべき主記
憶内実アドレスを示すコンピュータシステムにおけるア
ドレス変換方式に関する。

〔従来の技術〕

従来のこの種のアドレス変換方式においては、一つのセ
グメントセレクタ値により示される有効なセグメント記
述子は１個のみであった。

〔発明が解決しようとする課題〕

上述した従来のアドレス変換方式においては、１個のセ
グメントセレクタ値が示し得るのは主記憶上連続した領
域１個のみである。このためセグメントの作成時には主
記憶上にセグメントサイズ分の連続空き領域が必要であ
り、セグメントの拡大においては主記憶上該当セグメン
トの後続メモリが未使用でない限り別のセグメントを作
成し該当セグメントの内容のコピーを行うことが必要で
ある。丈な主記憶１隔たった場所に存在するデータをセ
グメント切り替え無しにアクセスすることもできない。

本発明の目的は、上述の点に鑑み、１個のセグメントセ
レクタ値により複数個のセグメント記述子を扱えるよう
にし、これにより主記憶上不連続な領域をＣＰＵからみ
て連続にアクセス可能とし、上述の問題点の解決を図る
点にある。

〔課題を解決するための手段〕

本発明のアドレス変換方式は、主記憶上の次に位置する
セグメント記述子と連結しているか否かを表す連結フラ
グを持つセグメント記述子と、セグメントセレクタ値と
オフセット値との組から実アドレスを計算する際に、オ
フセット値がセグメントセレクタ値で示されるセグメン
ト記述子内のセグメントサイズを越えている場合には、
セグメント記述子の連結フラグが次のセグメント記述子
と連結していないことを表すならば不正アクセスとして
処理を中断し、連結フラグが次のセグメント記述子と連
結していることを表すならば、主記憶上次に位置するセ
グメント記述子を示す新セグメントセレクタ値と、オフ
セット値からセグメントサイズを引いた新オフセット値
とにより再度実アドレスの計算を行うアドレス変換手段
とを有する。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（Ａ＞は、本発明の一実施例の連結セグメント記
述子方式の構成を示すブロック図である。

図中、１はＣＰＵ、２は主記憶、３はセグメント記述子
である。セグメント記述子３は、第１図（Ｂ）に示すよ
うに、セグメント７を示すベースアドレス４と、セグメ
ント７のセグメントサイズ５と、このセグメント記述子
３が主記憶２上の次に位置するセグメント記述子と連結
している場合にオンとなり次に位置するセグメント記述
子３とは連結していない場合にはオフとなる連結フラグ
６とを含む。

ＣＰＵＩは主記憶２に対するアクセスに際して、アドレ
ス変換手段８に対してセグメントセレクタ値９とオフセ
ット値１０を送りアドレス変換結果である実アドレス１
１を入手し、実アドレス１１で示される主記憶２に対し
てアクセス１２を行う。

アドレス変換手段８はＣＰＵＩから入手したセグメント
セレクタ値９とオフセット値１０を用いて第２図に示す
動作を行う。

まずステップ２−１において、セグメントセレクタ値９
により主記憶２を参照しセグメント記述子３を入手する
０次にステップ２−２において、入手したセグメント記
述子３からベースアドレス４、セグメントサイズ５、連
結フラグ６を取り出す。

次にステップ２−３において、オフセット値１０とセグ
メントサイズ５を比較し、オフセット値１０がセグメン
トサイズ５以上ならばステップ２−５へ、そうでないな
らばステーツブ２−４へ分岐する。

ステップ２−４においては、ベースアドレス４とオフセ
ット値１０との和を求め実アドレス１１としてＣＰＵに
対して返し、処理終了とする。

スッ７２−５においては、連結フラグ６を調べ、オンな
らばステップ２−７へオフならばステップ２−６へ分岐
する。

ステップ２−６はセグメントの範囲を超えたアクセス要
求という意味であり、不正アクセスとし、て異常終了す
る。ステップ２−７においては、オフセット値１０から
セグメントサイズ５を減じ、セグメントセレクタ値９を
主記憶上の次に位置するセグメント記述子３を示すよう
に調整を行い、ステップ２−１へ分岐する。

以上によりアドレス変換手段８の動作を説明したが、以
下に第３図と第４図を用いて具体例の説明を行う。

第３図は主記憶２上に連続に並ぶセグメント記述子３と
、セグメントセレクタ値９の例である。

ここではセグメントセレクタ値９が１から４である４個
の主記憶２上連続したセグメント記述子３を示しである
。

第４図は第３図のセグメントセレクタ値９とセグメント
記述子３のもとてのアドレ変換結果の例である。４−３
から４−５までにセグメントセレクタ値９が同じであっ
ても主記憶２上不連続な領域をアクセス可能であること
を示す。

〔発明の効果〕

以上説明したことにより主記憶上連続ではない複数個の
主記憶領域を一つの連続した領域として扱うことができ
るために、以下のような効果が期待できる。

主記憶上必要サイズ分の連続な空き領域かなくとも複数
個の空き領域の大きさの合計が必要サイズ以上ならばセ
グメントの割付が可能となる。

セグメントの拡張処理は、拡張サイズ分のセグメントを
作成し、そのセグメント記述子を連結させるだけでよい
。

データ構造が制御データとデータ本体からなり、このデ
ータ構造が繰り返されるような場合には、データ本体の
みを示すセグメント記述子を連結フラグで連結すること
により、利用者には途中の制御データなしの連続なデー
タ領域と見せることができる。

【図面の簡単な説明】

第１図（Ａ）は本発明の連結セグメント記述子方式の一
実施例の構造を示すブロック図、第１図（Ｂ）はセグメ
ント記述子の詳細図、第２図は本実施例の連結セグメン
ト記述子方式の具体的な動作を示すためのフローチャー
ト、第３図は本実施例の連結セグメント記述子方式の動
作例を示すためのセグメント記述子列の例を示す図、第
４図は本実施例の連結セグメント記述子方式の動作例を
示すための、各種セグメントセレクタ値とオフセット値
によるアドレス変換結果例を示す図である。 １・・・ＣＰＵ、２・・・主記憶、３・・・セグメント
記述子、４・・・ベースアドレス、５・・・セグメント
サイズ、６・・・連結フラグ、７・・・セグメント、８
・・・アドレス変換手段、９・・・セグメントセレクタ
値、１０・・・オフセット値、１１・・・実アドレス、
１２・・・アクセス。

Claims (1)

1. 【特許請求の範囲】 ＣＰＵが主記憶に対するアクセスをセグメントセレクタ
   値とセグメント内のオフセット値との組合せで行い、前
   記セグメントセレクタ値で示される主記憶上のセグメン
   ト記述子が該セグメントのベースアドレス及びセグメン
   トサイズを有しており、前記ベースアドレスと前記オフ
   セット値との和がアクセスすべき主記憶内実アドレスを
   示すコンピュータシステムにおけるアドレス変換方式に
   おいて、 主記憶上の次に位置するセグメント記述子と連結してい
   るか否かを表す連結フラグを持つセグメント記述子と、 セグメントセレクタ値とオフセット値との組から実アド
   レスを計算する際に、該オフセット値が該セグメントセ
   レクタ値で示されるセグメント記述子内のセグメントサ
   イズを超えている場合には、該セグメント記述子の連結
   フラグが次のセグメント記述子と連結していないことを
   表すならば不正アクセスとして処理を中断し、前記連結
   フラグが次のセグメント記述子と連結していることを表
   すならば、主記憶上次に位置するセグメント記述子を示
   す新セグメントセレクタ値と、前記オフセット値から前
   記セグメントサイズを引いた新オフセット値とにより再
   度実アドレスの計算を行うアドレス変換手段とを有する
   ことを特徴とするアドレス変換方式。