KR930005477Y1 - 캐쉬 메모리 피기 보드를 구비한 정보처리기기 - Google Patents

Abstract

내용 없음.

Description

캐쉬 메모리 피기 보드를 구비한 정보처리기기

제1도는 메모리 인터페이스 블럭도.

제2도는 이 고안의 실시예에 따른 캐쉬 메모리 피기 보드의 인터페이스 블럭도.

이 고안은 캐쉬 메모리 피기 보드(Piggy Board)를 구비한 정보처리기기에 관한 것으로서, 특히 캐쉬 메모리가 제공되지 않는 정보처리기기에, 중앙처리장치와 함께 중앙처리장치의 시스템 버스를 이용해 캐쉬 메모리를 추가시킨 피기 보드를 중앙처리장치의 연결 소켓(Socket Connector)를 통하여 제공하는 캐쉬 메모리 피기 보드에 관한 것이다.

정보처리기기의 처리속도는 메모리의 억세스 속도에 의해 크게 영향을 받으므로 시스템 속도가 빨라짐에 따라 억세스 속도가 빠른 메모리가 요구되나 고속 억세스 메모리는 값이 매우 비쌀뿐 아니라 디램의 제조상 고속 억세스 메모리 생산이 현재로는 불가능하여, 경제적인 기술적인 이유에서 곤란이 따른다. 따라서 억세스 속도를 높이기 위한 방법으로 메모리는 1차 메모리로서 고속억세스인 저용량 메모리를, 2차 메모리로서 저속억세스인 고용량 메모리를 갖는 계층구조 기억시스템을 사용하는 것이 널리 일반화되어 있는데 이같은 계층구조 기억시스템으로서 중앙처리장치와 메인 메모리 사이에 명령의 처리속도가 중앙처리장치와 유사한 캐쉬메모리가 사용된다.

캐쉬메모리는 정보처리기기에서 동작하는 프로그램이 억세스하게 되는 필요한 정보의 국소성이라고 하는 특성을 이용함으로써 대부분의 메인 메모리의 억세스를 캐쉬메모리 자체에서 처리시킬 수 있으므로 메인메모리의 호출 시간을 실질적으로 단축시키는 역할을 한다. 이러한 캐쉬메모리의 구조는 대한민국 특허 공고 91-2555호 "2단자쌍 메모리를 이용한 캐쉬 메모리 회로"나 상기 공고 91-2556호 "캐쉬 메모리 장치"에 개시된 바 있다.

정보화 사회로 발전해 갈수록 처리해야만 하는 정보처리의 작업량은 점차로 많아지게 되고 따라서 정보처리작업의 효율을 높이기 위하여 고속 처리 시스템에서 상기한 캐쉬 메모리를 갖춘 정보처리기기에 대한 필요가 급증하게 되었다. 그런데 캐쉬 메모리가 제공되지 않는 종래의 정보처리기기는 정보처리 작업의 효율을 높이기 위하여 고속 시스템을 사용할 경우에 캐쉬 메모리가 제공되는 새로운 정보처리기기로 교체해야만 하는데, 이러한 단점은 자원 이용의 측면에서 비효율적이며 정보처리기기의 사용자에게 경제적인 부담감을 더해주었다.

이 고안의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 정보처리기기가 정보처리 작업의 효율을 높이기 위하여 캐쉬메모리를 필요로 할 경우 정보처리기기의 교체없이, 중앙처리장치의 연결 소켓을 통하여 연결이 가능하며 중앙처리장치와 함께 캐쉬 메모리를 갖춘 캐쉬 메모리 피기 보드를 구비한 정보처리기기를 제공하는데 있다.

상기한 목적을 달성하기 위한 이 고안은 동작속도가 느린 주기억장치를 포함하는 시스템보드와 동작속도가 빠른 중앙처리장치와 상기 시스템보드와 중앙처리장치를 상호 연결하기 위한 연결부를 구비한 정보처리기기에 있어서, 상기 중앙처리장치의 어드레스 버스와 데이터 버스를 통하여 접촉되는 동작 속도가 빠른 캐쉬 메모리와, 상기 캐쉬 메모리와 중앙처리장치에 데이터 버스를 통하여 접속되어 일시적으로 데이터를 기억하기 위한 데이터 버퍼와, 상기 캐쉬 메모리와 중앙처리장치에 어드레스 버스를 통하여 접속되어 일시적으로 어드레스를 기억하기 위한 어드레스버퍼와, 상기 중앙처리장치에 어드레스버스와 콘트롤버스를 통하여 접속되어 상기 중앙처리장치로부터의 데이터 요구 신호를 받는 경우 상기 캐쉬 메모리에 해당 데이터가 있는지를 나타내고 만약 존재하지 않는 경우 상기 주기억장치로 해당데이터를 요청하는 캐쉬 콘트롤러와, 상기 캐쉬 콘트롤러에 콘트롤버스를 통해 접속되어 캐쉬 콘트롤러로 부터의 콘트롤 신호를 일시적으로 기억하기 위한 콘트롤 버퍼와,상기 데이터 버퍼, 어드레스 버퍼 및 콘트롤 버퍼에 시스템 버스를 통하여 접속되고, 타측이 상기 연결부에 결합되는 또다른 연결부를 포함하는 것을 특징으로 하는 정보처리기기를 제공한다.

상기한 구성에 따른 이 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 통상의 메모리 인터페이스 블럭도이다. 중앙처리장치(1)에 중앙처리장치(1)와 메모리 관리 장치(3)와의 연결을 위한 소켓(2)이 연결되어 있고, 상기 소켓으로부터 제공되는 시스템 버스를 통하여 메모리 관리장치(3)가 연결되어 있고,메모리 관리 장치(3)에 메인메모리로서 동작하는 디램(4)과 메인 메모리의 확장을 위한 확장 슬롯(5)이 연결되어 있다. 중앙처리장치(1)는 소켓(2)을 통하여 메모리 관리 장치(3)에 연결되며 메모리 관리 장치(3)를 통하여 메인 메모리(4)에 대한 데이터의 독출 및 기록 저장 작업을 수행한다.

제2도는 이 고안의 실시예에 따른 캐쉬 메모리 피기 보드의 인터페이스 블럭도이다. 중앙처리장치(1)의 시스템 버스에 캐쉬 메모리부(6)가 연결되고, 상기한 캐쉬 메모리(6)에 캐쉬 메모리 피기보드를 시스템 보드에 연결시켜 주는 연결부(7)가 연결되고, 피기 보드의 연결부(7)에 대응되는 시스템 보드의 소켓(2)에 메모리 관리장치(3)가 연결되고, 메모리 관리 장치(3)에 메인 메모리인 디램(4)과 확장 슬롯(5)이 연결되어 있다.

캐쉬 메모리부(6)는 중앙처리장치(1)의 어드레스 버스에 에스램(SRAM)으로 구성되는 캐쉬(61)와 캐쉬 콘트롤러(62)와 어드레스 버퍼(64)가 연결되고, 중앙처리장치(1)의 콘트롤 버스에 캐쉬 콘트롤러(62)가 연결되어 상기 캐쉬 콘트롤러(62)의 콘트롤 신호에 콘트롤 버퍼(65)가 연결되고, 중앙처리장치(1)의 데이터 버스에 에스램으로 구성되는 캐쉬(61)와 데이터 버퍼(63)가 연결되어진 구성으로 이루어진다. 연결부(7)는 캐쉬 메모리(6)의 데이터 버퍼(63)와 어드레스 버퍼(64)와 콘트롤 버퍼(65)로부터 나오는 시스템 버스에 연결되는데 이 고안의 실시예에서는 132PGA(Pin Grid Array)Socet를 사용하고 있으나 이 고안의 기술적 사상은 여기에 한정되지 않는다. 시스템 보드의 구성은 제1도와 동일하며 제1도에 사용된 기호를 그대로 사용하였다.

캐쉬 메모리부(6)의 동작은 다음과 같다. 중앙처리장치(1)로부터 데이터 입·출력에 관한 요구 신호가 캐쉬 콘트롤러(62)에 보내지면 캐쉬 콘트롤러(62)는 해당 데이터가 캐쉬(61)에 있는지 판단하여 해당 데이터가 캐쉬(61)에 있는 경우 캐쉬(61)의 데이터를 곧바로 중앙처리장치(1)에 제공해 주며, 해당 데이터가 캐쉬(61)에 없는 경우에는 시스템 보드에 있는 메모리 관리 장치(3)를 통하여 메인 메모리인 디램(4)을 억세스하며 메인 메모리인 디램(4)으로부터 억세스되어진 데이터를 중앙처리장치(1)에 제공하게 된다.

이상에서와 같이 이 고안의 실시예에서 캐쉬 메모리가 제공되지 않는 정보처리기기에 중앙처리장치의 연결소켓을 통하여 중앙처리장치와 함께 캐쉬 메모리를 갖춘 피기 보드를 제공함으로써 정보처리기기의 성능을 향상시키는 효과가 있었으며 캐쉬 메모리 피기 보드의 이러한 효과는 캐쉬 메모리를 필요로 하는 정보처리 분야에서 이용될 수 있다.

Claims (2)

1. 동작속도가 느린 주기억장치(4)를 포함하는 시스템 보드와 동작속도가 빠른 중앙처리장치(1)와 상기 시스템보드와 중앙처리장치를 상호 연결하기 위한 연결부(2)를 구비한 정보처리기기에 있어서, 상기 중앙처리장치의 어드레스 버스와 데이터 버스를 통하여 접속되는 동작속도가 빠른 캐쉬메모리(61)와, 상기 캐쉬 메모리(61)와 어드레스 버스와 데이터 버스를 통하여 접속되는 동작속도가 빠른 캐쉬메모리(61)와 중앙처리장치(1)에 어드레스 버스를 통하여 접속되어 일시적으로 어드레스를 기억하기 위한 어드레스버퍼(64)와, 상기 중앙처리장치(1)에 어드레스 버스와 콘트롤 버스를 통하여 접속되어 상기 중앙처리장치(1)로부터의 데이터 요구신호를 받는 경우 상기 캐쉬 메모리(61)에 해당 데이터 있는지를 판단하고 만약 존재하지 않는 경우 상기 주기억장치(4)로 해당데이터를 요청하는 캐쉬 콘트롤러(62)와, 상기 캐쉬 콘트롤러(62)에 콘트롤 버스를 통해 접속되어 캐쉬 콘트롤러(62)로부터의 콘트롤 신호를 일시적으로 기억하기 위한 콘트롤 버퍼(65)와, 상기 데이터 버퍼(63), 어드레스 버퍼(64) 및 콘트롤 버퍼(65)에 시스템 버스를 통하여 접속되고, 타측이 상기 연결부(2)에 결합되는 또다른 연결부(7)를 포함하는 것을 특징으로 하는 정보처리기기.
2. 제1항에 있어서, 상기 캐쉬 메모리(61)와, 데이터 버퍼(63)와, 어드레스 버퍼(64)와, 캐쉬 콘트롤러(62)와, 콘트롤 버퍼(65)와, 또다른 연결부(7)는 별도의 캐쉬 메모리 피기보드를 구성하는 것을 특징으로 하는 정보처리기기.