JPH03132840A - メモリアロケーション装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、動的にメモリを割り付け、確保することによ
りメモリ管理を行うメモリアロケーション装置に関する
。

〔従来の技術〕

コンピュータ等の計算システムに配置される記憶装置は
、一般に種々ある一連の命令を実行する上で共用される
。従って、各一連の命令がロードされるときに記憶領域
を固定的に割り付けてしまうと、他の命令により使用要
求がされたときに使用できない等の種々の効率低下を生
じる。そこで、記憶装置の効率的な運用を行うため、ロ
ード時にはメモリ領域を割り付けず、実行時に要求が来
るごとに割り付ける動的割り付けをメモリアロケーショ
ン装置で行う場合がある。

〔発明が解決しようとする課題〕

このような動的な割り付けを行うメモリアロケーション
装置では、メモリの割り付けの要求が来るごとに、要求
サイズのメモリ領域を確保する処理を行っている。この
ため、メモリ割り付けに時間がかかり、コンピュータ等
の計算システム全体の処理が遅くなるという欠点があっ
た。

そこで本発明の目的は、高速にメモリ割り付けの処理を
行うことができるメモリアロケーション装置を提供する
ことにある。

〔課題を解決するための手段〕

本発明のメモリアロケーション装置は、（ｉ）主メモリ
と、（ｉｉ）この主メモリに対するメモリ割り付けの要
求サイズが２ｎ−１バイトより大きく２１バイト以下と
なる割付サイズｎを検出する割付サイズ検出手段と、（
ｉｉｉ　）このサイズｎの割付要求が初めての場合、ブ
ロック単位で主メモリの領域を確保し、このブロックを
ヘッダと２ｎバイト単のエリアに分割し、各エリアのヘ
ッダに次のエリアのヘッダのポインタ値を格納してフリ
ーリストを作成する主メモリ分割手段と、（ｉｖ）この
主メモリ分割手段で分割されるエリアサイズの値ｎをイ
ンデックスとし、そのインデックスの内容としてフリー
リストの先頭のポインタ値を格納するメモリ割付管理テ
ーブルと、（Ｖ）割付サイズ検出子役で検出されるサイ
ズｎのメモリ割付要求に対して、このメモリ割付管理テ
ーブルのインデックスｎに格納されたポインタ値で指定
されるエリアを割り付け、そのエリアのヘッダに割付管
理テーブルのインデックス値ｎを格納するメモリ割付手
段とを具備している。

すなわち本発明のメモリアロケーション装置は、主メモ
リの各ブロック内の分割エリアにヘッダを設け、そのヘ
ッダ内にメモリフリーリスト用のポインタ値または割り
付は済みを示すメモリ割付管理テーブルのインデックス
値を格納し、メモリ割付管理テーブルで主メモリのブロ
ック内の分割エリアを管理するようにしたものである。

〔実施例〕

以下、実施例につき本発明の詳細な説明する。

第１図は、本発明の一実施例におけるメモリアロケーシ
ョン装置の回路構成の概要を示したものである。

このメモリアロケーション装置のＣＰＵ（中央処理装置
）１１は、データバス等のバス１２を通じて次の各部と
接続されており、各種の制御を行うようになっている。

ＲＯＭ１３は、主メモリ１４に対するメモリ割り付けの
要求サイズを検出したり、この要求に応じて主メモリ１
４の動的割り付けを制御するプログラムや一般的な制御
のためのプログラムを格納したリード・オンリ・メモリ
である。

主メモリ１４は、ＣＰＵＩＩで実行される命令やデータ
等を格納するランダム・アクセス・メモリである。主メ
モリ１４は所定サイズのブロック単位で動的に割り付け
られる。主メモリ１４は、ブロック単位で所定サイズの
エリアが割り付けられる。各ブロックは、その最初の割
り付は時に各エリアのヘッダに次のエリアのヘッダのポ
インタ値を格納してフリーリストが作成されるようにな
っている。

メモリ割付管理テーブル１６は、主メモリの分割された
各エリアサイズｎを第ｎ番目のインデックスとし、その
内容としてフリーリストのポインタ値を格納するランダ
ム・アクセス・メモリである。このインデックスの値ｎ
　（ｎは整数）は、割り付けられたエリアのサイズが２
′″バイトであることを示している。

第２図は、主メモリ１４とメモリ割付管理テーブル１６
の関係を示したものである。

主メモリ１４には、領域を割り付け、確保する要求に対
して各メモリサイズごとにメモリブロック１７．１８が
確保される。メモリブロック１７の詳細は、その写像さ
れたイメージ領域としてのメモリブロック１９に示され
ている。メモリブロック１９は、エリアサイズｉごとに
分割されている。同様にメモリブロック１８は、メモリ
ブロック２１に示されるように、エリアサイズｊごとに
分割されている。ここで、１、ｊはともに整数である。

メモリ割付管理テーブル１６は、２°バイトのエリアサ
イズｎに分割されたブロックをそのインデックスに対応
して管理する。メモリ割付管理テーブル１６のインデッ
クスｉの要素として、例えばメモリ部１７のまだ割り付
けられていないフリーリストの先頭エリア２２に付され
たヘッダを示すポインタ値が格納される。すなわち、メ
モリ割付管理テーブル１６は各メモリブロック内の分割
されたエリアを指すポインタ値の配列であり、ｉ番目の
配列要素はサイズ２′バイトに分割されたエリアのフリ
ーリストの先頭を指している。

第３図は、メモリ割付管理テーブル１６と、主メモリ１
４のメモリブロック１９との関係を示したものである。

メモリブロック１９は、２１バイトのエリアに分割され
、その各々には２バイトのへラダ１９−１．１９−２・
・・・・・が設けられている。メモリブロック１９の各
エリアのうち、既に割り付けがされている領域のヘッダ
１９−１．１９−２には、このメモリブロック１９を管
理するメモリ割付管理テーブル１６の１番目のインデッ
クスの値ｉが格納されている。

一方、まだ割り付けがされていないエリアのヘッダには
フリーリストのポイ゛ンタ値として、次の使用可能なエ
リアに付されたヘッダのアドレスが格納されている。す
なわち、ヘッダ１９−３には次のエリアのへラダ１９−
４のアドレスが、ヘッダ１９−４には更に次のエリアの
ヘッダのアドレスがそれぞれ格納されている。これら割
り付けされていないエリアのヘッダには、このサイズｉ
が最初に割付要求され、ブロックの確保とエリアの分割
が行われるときにそれぞれの値が格納される。

メモリ割付管理テーブル１６の第１番目のインデックス
ｌのエリア２３には、メモリブロック１９のフリーリス
トの先頭エリアに設けられたヘッダ１９−３のアドレス
が格納される。

次にメモリアロケーション装置の動作について説明する
。

第４図は、メモリ割付要求がされたときの処理の流れを
示したものである。

メモリの割付要求がされると（ステップ■；Ｙ）、ｎの
値を３に設定する（ステップ■）。割付要求のサイズが
２”バイトより大きい場合（ステップ■、、Ｎ）、７１
の値をｎ＋１に置き換え（ステップ■）、ステップ■に
戻る。割付要求のサイズが２ｎバイト以下の場合（ステ
ップ■；Ｙ）、メモリ割付管理テーブル１６のインデッ
クスｎに格納された値をＰとする（ステップ■）。

ＰがＮｔＪＬＬポインタ、すなわちＰの値が全て“０”
であり、メモリブロック１９上のアドレスを指定してい
ない場合（ステップ■；Ｙ）、ＣＰＵ１ｌは主メモリ１
４からメモリブロックを確保する（ステップ■）。メモ
リブロックが確保されると、このブロックはサイズ２　
ｎ＊２バイトで分割され、フリーリストが作成される（
ステップ■）。

ＣＰＵＩＩは、メモリ割付管理テーブル１６のｎ番目に
最初の分割エリアのヘッダのアドレスを格納し、これを
Ｐに代入する（ステップ■）。

ＣＰＵＩＩは、メモリ割付管理テーブル１６のｎ番目に
、Ｐで指定されるエリアのヘッダに格納されているアド
レス値を格納する（ステップＯ）。

Ｐで指定されるエリアのヘッダには値ｎが格納される（
ステップ０）。更に、Ｐで指定されるアドレスのヘッダ
の次のアドレス、すなわちＰで指定されるヘッダが付さ
れたエリアのアドレスは図示しないレジスタに格納され
て（ステップｏ）、メモリの割り付けが終了する。

一方、ステップ■で、ＰがＮＵＬＬポインタでない場合
（Ｎ）　、ＣＰＵ　１１はステップ０以降のステップに
移行して割り付けを行う。

割り付けられたエリアには、割付要求のされたプログラ
ムやデータが格納される。これらを格納すべきエリアは
、ステップ■で図示しないレジスタに格納されたエリア
のアドレスを知ることができる。

第５図、６図は、メモリ解放要求がされたときの処理の
流れを説明するだめのものである。

例えば、メモリブロック１９の既にメモリ割り付けされ
ているエリアＦに対してメモリ解放要求があった場合に
ついて説明する。解放要求前は第３図に示される状態で
あったとすると、メモリ割付管理テーブル１６の第１番
目のエリア２３には、フリーリストの先頭エリアのヘッ
ダ１９−３のアドレスが格納されている。

そこで、ＣＰＵＩＩはメモリの解放要求がされるとくス
テップ■；Ｙ）、解放要求のあったエリアＦのヘッダの
値１をセーブする（ステップ■）。

メモリ割付管理テーブル１６のエリア２３の内容はエリ
アＦのヘッダ１９−１に格納される（ステップ■）。そ
の後、メモリブロック１９のエリアＦに設定されたヘッ
ダ１９−１のアドレスがメモリ割付管理テーブル１６の
ｉ番目の内容２３に格納されて（ステップ■）、処理が
終了する。

以上説明した実施例では、メモリ割付管理テーブルを主
メモリと別に設ける構成としたが、メモリ割付管理テー
ブルを主メモリの一部で構成してもよい。

以上説明した実施例では、メモリ割付管理テーブルと各
メモリブロックのフリーリストに格納するポインタ値と
してヘッダのアドレスを用いたが、このアドレスは必ず
しも実アドレスである必要はなく、相対アドレスをポイ
ン７タ値として格納してもよい。

〔発明の効果〕

このように本発明によれば、動的なメモリ割り付けを行
う際、最初のメモリ割付要求がされたときに、ブロック
単位でメモリを確保し、その要求サイズより大きくて最
小の２ｎ（ｎは３以上）バイト単位であらかじめブロッ
ク内を分割管理することによって、それ以後の２ｎ−１
より大きく２ｎ以下のバイトサイズのメモリ割付要求に
対して高速に処理することができる。

【図面の簡単な説明】

図面は本発明の一実施例を説明するためのもので、この
うち第１図はメモリアロケーション装置の概要を示した
ブロック図、第２・図は主メモリとメモリ割付管理テー
ブルの関係を示した説明図、第３図はメモリ割付管理テ
ーブルとメモリブロックの関係を示した説明図、第４図
はメモリ割付要求がされたときの処理の流れを示した流
れ図、第５図はメモリ解放要求がされたときの、処理の
流れを示した流れ図、第６図はメモリ解放要求がされた
ときのメモリ割付管理テーブルとメモリブロックとの関
係を示した説明図である。 １１・・・・・・ＣＰＵ、１３・・・・・・ＲＯＭ。 １４・・・・・・主メモリ、 １６・・・・・・メモリ割付管理テーブル。

Claims (1)

1. 【特許請求の範囲】 主メモリと、 この主メモリに対するメモリ割り付けの要求サイズが２
   ＾ｎ＾−＾１バイトより大きく２＾ｎバイト以下となる
   割付サイズｎを検出する割付サイズ検出手段と、 このサイズｎの割付要求が初めての場合、ブロック単位
   で前記主メモリの領域を確保し、このブロックをヘッダ
   と２＾ｎバイト単位のエリアに分割し、各エリアのヘッ
   ダに次のエリアのヘッダのポインタ値を格納してフリー
   リストを作成する主メモリ分割手段と、 この主メモリ分割手段で分割されるエリアサイズの値ｎ
   をインデックスとし、そのインデックスの内容として前
   記フリーリストの先頭のポインタ値を格納するメモリ割
   付管理テーブルと、 前記割付サイズ検出手段で検出されるサイズｎのメモリ
   割付要求に対して、このメモリ割付管理テーブルのイン
   デックスｎに格納されたポインタ値で指定されるエリア
   を割り付け、そのエリアのヘッダに前記割付管理テーブ
   ルのインデックス値ｎを格納するメモリ割付手段 とを具備することを特徴とするメモリアロケーション装
   置。