JPH02171842A - スワップ制御方式 - Google Patents
スワップ制御方式Info
- Publication number
- JPH02171842A JPH02171842A JP63326778A JP32677888A JPH02171842A JP H02171842 A JPH02171842 A JP H02171842A JP 63326778 A JP63326778 A JP 63326778A JP 32677888 A JP32677888 A JP 32677888A JP H02171842 A JPH02171842 A JP H02171842A
- Authority
- JP
- Japan
- Prior art keywords
- swap
- memory
- program
- swapping
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 12
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスワップ制御方式に関し、特にページング方式
を用いたメモリ管理手段を有するオペレーティングシス
テムにおけるスワップ方式に関する。
を用いたメモリ管理手段を有するオペレーティングシス
テムにおけるスワップ方式に関する。
従来のスワップ方式は、タスク単位またはセグメント単
位でスワップをおこなっていたため未使用スワップ域が
減少したときスワップが発生すると、スワップを中止す
るか、オペレーティングシステムを停止させていた。
位でスワップをおこなっていたため未使用スワップ域が
減少したときスワップが発生すると、スワップを中止す
るか、オペレーティングシステムを停止させていた。
上述の従来のスワップ方式では、未使用一次メモリ及び
、未使用スワップ域が減少し未使用域が不足したときに
スワップが発生すると、オペレーティングシステムがデ
ッドロックを起こし停止してしまうことがあった。
、未使用スワップ域が減少し未使用域が不足したときに
スワップが発生すると、オペレーティングシステムがデ
ッドロックを起こし停止してしまうことがあった。
一方、スワップを中止するとページイン／ベージアウト
処理が多発するためシステムの処理速度が低下してしま
うという欠点があった。
処理が多発するためシステムの処理速度が低下してしま
うという欠点があった。
本発明のスワップ制御方式は、一次メモリに格納されて
いる第一のプログラムをスワップアウトするのに必要な
未使用スワップ域が二次メモリにおいて不足し、二次メ
モリに格納されている第二のプログラムをスワップイン
するのに必要なフリーメモリが一部メモリにおいて不足
する場合に、前記二次メモリの未使用スワップ域の最大
連続空き領域に前記第一のプログラムの一部または全部
をスワップアウトしてから前記一次メモリのフリーメモ
リに前記第二のプログラムをスワップインする処理を前
記第二のプログラムのスワップインが完了するまで繰り
返すここを特徴とする。
いる第一のプログラムをスワップアウトするのに必要な
未使用スワップ域が二次メモリにおいて不足し、二次メ
モリに格納されている第二のプログラムをスワップイン
するのに必要なフリーメモリが一部メモリにおいて不足
する場合に、前記二次メモリの未使用スワップ域の最大
連続空き領域に前記第一のプログラムの一部または全部
をスワップアウトしてから前記一次メモリのフリーメモ
リに前記第二のプログラムをスワップインする処理を前
記第二のプログラムのスワップインが完了するまで繰り
返すここを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を表す図である。第１
図において、１１はベージング方式を用いたメモリ管理
手段、１２は未使用の一部メモリ域を管理するフリーメ
モリ管理手段、１３は未使用のスワップ域を管理するス
ワップ域管理手段、１４は任意のサイズで一部メモリと
スワップ域との間でデータのスワップをするスワップ制
御手段、１５はスワップ用二次メモリ、１６は一部メモ
リである。二次メモリ１５にはプログラムＡがスワップ
アウトされ、一次メモリ１８上にはスワップアウト可能
なプログラムＢ、Ｃ，Ｄ、・・・が格納されている状態
を示す。
図において、１１はベージング方式を用いたメモリ管理
手段、１２は未使用の一部メモリ域を管理するフリーメ
モリ管理手段、１３は未使用のスワップ域を管理するス
ワップ域管理手段、１４は任意のサイズで一部メモリと
スワップ域との間でデータのスワップをするスワップ制
御手段、１５はスワップ用二次メモリ、１６は一部メモ
リである。二次メモリ１５にはプログラムＡがスワップ
アウトされ、一次メモリ１８上にはスワップアウト可能
なプログラムＢ、Ｃ，Ｄ、・・・が格納されている状態
を示す。
第２区は、第１図に示す実施例の処理フローである。
本実施例では、一次メモリ１６にプログラムＡをスワッ
プインするのに十分な未使用域が無く、かつ二次メモリ
１５にプログラムＢ、Ｃ，Ｄ、・・・をスワップアウト
するのに十分な未使用スワップ域が無い場合について限
定して説明する。
プインするのに十分な未使用域が無く、かつ二次メモリ
１５にプログラムＢ、Ｃ，Ｄ、・・・をスワップアウト
するのに十分な未使用スワップ域が無い場合について限
定して説明する。
プログラムのスワップイン要求が発生したときにメモリ
管理手段１１はスワップ制御手段１４にスワップインの
要求をだす（ステップ２１）。スワップ制御手段１４は
スワップインに必要な一部メモリが無く、かつプログラ
ムＢ、Ｃ，Ｄ、・・・をスワップアウトするのに必要な
二次メモリが無い場合、スワップ域管理手段１３により
スワップ域の中で最も大きな連続空き領域を得る（ステ
ップ２２）、スワップ制御手段１４はステップ２２で得
たサイズ分だけスワップアウト可能なプログラムＢ、Ｃ
，Ｄ、・・・の一部または全部を一部メモリから二次メ
モリへスワップアウトする（ステップ２３）、スワップ
制御１４はフリーメモリ管理手段１２により現在のフリ
ーメモリサイズ（未使用の一部メモリのサイズ）を得る
（ステップ２４）。
管理手段１１はスワップ制御手段１４にスワップインの
要求をだす（ステップ２１）。スワップ制御手段１４は
スワップインに必要な一部メモリが無く、かつプログラ
ムＢ、Ｃ，Ｄ、・・・をスワップアウトするのに必要な
二次メモリが無い場合、スワップ域管理手段１３により
スワップ域の中で最も大きな連続空き領域を得る（ステ
ップ２２）、スワップ制御手段１４はステップ２２で得
たサイズ分だけスワップアウト可能なプログラムＢ、Ｃ
，Ｄ、・・・の一部または全部を一部メモリから二次メ
モリへスワップアウトする（ステップ２３）、スワップ
制御１４はフリーメモリ管理手段１２により現在のフリ
ーメモリサイズ（未使用の一部メモリのサイズ）を得る
（ステップ２４）。
スワップ制御手段１４はステップ２４で得たメモリサイ
ズ分だけ二次メモリから一部メモリへプログラムＡの一
部または全部をスワップインする（ステップ２５）。
ズ分だけ二次メモリから一部メモリへプログラムＡの一
部または全部をスワップインする（ステップ２５）。
スワップ制御手段１４はスワップインが完了したかどう
かチエツクし、完了であればスワップイン処理を終了す
る（ステップ２６）。スワップインが完了しない場合、
ステップ２２へ戻り、スワップ制御手段１４はスワップ
域管理手段１３によりスワップ域の中で最も大きな連続
空き領域を得る。スワップ制御手段１４はステップ２２
で得なサイズ分だけスワップアウト可能なプログラムの
一部または全部を一部メモリから二次メモリへスワップ
アウトする（ステップ２３）。以上の処理をスワップイ
ンが完了するまで続ける。
かチエツクし、完了であればスワップイン処理を終了す
る（ステップ２６）。スワップインが完了しない場合、
ステップ２２へ戻り、スワップ制御手段１４はスワップ
域管理手段１３によりスワップ域の中で最も大きな連続
空き領域を得る。スワップ制御手段１４はステップ２２
で得なサイズ分だけスワップアウト可能なプログラムの
一部または全部を一部メモリから二次メモリへスワップ
アウトする（ステップ２３）。以上の処理をスワップイ
ンが完了するまで続ける。
以上説明したように本発明は、フリーメモリ及び、スワ
ップ域が減少した状態でもスワツピングを効率よく行う
ことができシステムがデッドロック状態に陥ることを防
ぐことができる効果がある。
ップ域が減少した状態でもスワツピングを効率よく行う
ことができシステムがデッドロック状態に陥ることを防
ぐことができる効果がある。
第１図および第２図はそれぞれ本発明の一実施例のブロ
ック図および処理フローを示した流れ図である。 １１・・・メモリ管理手段、１２・・・フリーメモリ管
理手段、１３・・・スワップ域管理手段、１４・・・ス
ワップ管理手段、１５・・・一次メモリ、１６・・・ス
ワップ用二次メモリ、Ａ・・・スワップ成上のプログラ
ム、Ｂ。 Ｃ８ Ｄ・・・一次メモリ上のプログラム。
ック図および処理フローを示した流れ図である。 １１・・・メモリ管理手段、１２・・・フリーメモリ管
理手段、１３・・・スワップ域管理手段、１４・・・ス
ワップ管理手段、１５・・・一次メモリ、１６・・・ス
ワップ用二次メモリ、Ａ・・・スワップ成上のプログラ
ム、Ｂ。 Ｃ８ Ｄ・・・一次メモリ上のプログラム。
Claims (1)
- 一次メモリに格納されている第一のプログラムをスワッ
プアウトするのに必要な未使用スワップ域が二次メモリ
において不足し、二次メモリに格納されている第二のプ
ログラムをスワップインするのに必要なフリーメモリが
一次メモリにおいて不足する場合に、前記二次メモリの
未使用スワップ域の最大連続空き領域に前記第一のプロ
グラムの一部または全部をスワップアウトしてから前記
一次メモリのフリーメモリに前記第二のプログラムをス
ワップインする処理を前記第二のプログラムのスワップ
インが完了するまで繰り返すことを特徴とするスワップ
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326778A JPH02171842A (ja) | 1988-12-23 | 1988-12-23 | スワップ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326778A JPH02171842A (ja) | 1988-12-23 | 1988-12-23 | スワップ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02171842A true JPH02171842A (ja) | 1990-07-03 |
Family
ID=18191598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63326778A Pending JPH02171842A (ja) | 1988-12-23 | 1988-12-23 | スワップ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02171842A (ja) |
-
1988
- 1988-12-23 JP JP63326778A patent/JPH02171842A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100422940C (zh) | 在数据处理系统中仲裁线程访问共享资源的系统和方法 | |
| JP2001117786A (ja) | プロセススケジューリング装置およびプロセススケジューリング方法 | |
| JPH02171842A (ja) | スワップ制御方式 | |
| JPS58169659A (ja) | 共用ロツク制御方式 | |
| JPS6393055A (ja) | 実時間型ガ−ベジコレクシヨン支援装置 | |
| JPH08329019A (ja) | セマフォのデータ管理方式 | |
| JPH0385642A (ja) | Ｃｐｕ負荷制御装置 | |
| JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
| JPH08137703A (ja) | タスク切替装置 | |
| JPH02173828A (ja) | 割込み処理方式 | |
| JPH03240859A (ja) | マルチプロセッサ共有資源管理方式 | |
| JPS6273335A (ja) | スタツク管理方式 | |
| JPH04155532A (ja) | タスク切替方式 | |
| JPS63137344A (ja) | トランザクシヨン処理システムにおけるメモリ管理方式 | |
| JPS59111563A (ja) | マルチプロセツサの制御方式 | |
| JPH0391046A (ja) | データ処理装置 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPH039431A (ja) | 割込み処理方式 | |
| JPS63184840A (ja) | 多重ホストシステムのジヨブ多重度管理方式 | |
| JPH03175532A (ja) | システム定義変更方式 | |
| JPH02178748A (ja) | 仮想記憶計算システムの仮想記憶制御方法 | |
| JPS6370362A (ja) | タイムシエアリングシステムにおけるコマンド中断リスタ−ト方式 | |
| JPH02234268A (ja) | ベクトル命令処理方式 | |
| JPH03282670A (ja) | 入出力処理方法 | |
| JPH01281531A (ja) | プログラムロード方式 |