JPH04180113A - タイマ補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は補正回路、特に、タイマへのデータセット時の
遅れ分の補正を行なうタイマ補正回路に関する。

〔従来の技術〕

従来、この種のタイマへのデータセット時の遅れ分の補
正は、セットすべきデータの転送なとによる遅れ分をあ
らかじめ計算などにより算出しておき、セットすべきデ
ータにこの遅れ分を加算し結果をタイマにセットするか
、あるいは、セットすべきデータの転送等により遅れか
生じる場合、タイマへのデータセットを２回以上行ない
１回当りの時間の差を算出し、遅れ分としてタイマに加
算することによって補正を行なっていた。

〔発明が解決しようとする課題〕

上述した従来のタイマ補正回路は、あらがしめ計算等に
より算出した遅れ分、あるいはタイマへのデータセット
を連続して２回以上行ない１回当りのタイマへのデータ
セットに要する時間を算出し、これを遅れ分としてタイ
マへ加算することにより行なっているので、セットすべ
きデータをバス経由で転送する場合などは、すぐにバス
が使用できるとは限らないため、実際の遅れ分と上記手
段でＸ比した遅れ分とて差が生じてしまい、補正が適切
でない場合が存在するという欠点がある９〔課題を解決
するための手段〕 本発明のタイマ補正回路は、タイマに供給されるクロッ
クに同期してカウント動作を行なうカウンタと、タイマ
への書込みデータとカウンタの値を加算して結果をタイ
マへ書込む書込み回路と、タイマの値を読出す読出し回
路と、タイマへの書込み指示、タイマのカウント指示、
タイマからの読出し指示、カウンタのカウント開始、終
了、あるいはリセット指示、本タイマへのデータセット
時のタイマ補正開始指示受付け、及び化タイマへ本タイ
マ値をセットするときの補正の為のタイマ補正開始指示
出力を行なうタイマ制御回路とを含んで構成される。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を含むブロック図である。

１ａはタイマ補正用のカウンタ、２ａはタイマへの書込
みデータとカウンタｌａの値を加算し、結果をタイマに
書込む書込み回路であり、３ａは時間カウントあるいは
時計機能を有するタイマ、４ａはタイマ３ａから値を読
出す読出し回路、５ａはカウンタ１ａに対してカウント
開始指示５１ａ、カウント終了指示５２ａ、カウンタリ
セット指示５３ａの各出力、及びタイマ３ａへの書込み
指示５４ａ、タイマ３ａのカウント指示５５ａ、タイマ
３ａからの読出し指示５６ａの各出力、更に他ユニット
からのタイマ補正開始指示６の受付は及び他ユニットへ
のタイマ補正開始指示７の出力を行なうタイマ制御回路
であり、８はクロック信号、９はタイマ３ａへの書込み
データ等の送受を行なうバス、１０はメモリユニットで
ある。

本実施例では上述したカウンタ１ａ、書込み回路２ａ、
タイマ３ａ、読出し回路４ａ、タイマ制御回路５ａによ
りタイマユニットＡ２０が構成されるものとする。

そして、タイマユニットＡ２０と同様にタイマユニット
Ｂ３０がカウンタｌｂ、書込み回路２ｂ、タイマ３ｂ、
読出し回路４ｂ、タイマ制御回路５ｂにより構成され（
いずれも図示せず）、バス９、メモリユニット１０を介
してタイマ値の送受が可能である。

次に本発明の動作についてタイムチャートを用いて説明
する。

第２図はタイマユニット３０ＢからタイマユニットＡ２
０にデータをセットするときのタイムチャートである。

タイマユニットＢ３０のタイマ３ｂはステージ８１〜８
９間で“５″〜°゛１３°°までクロック８の立上りで
順次カウントされる。ステージＳ２でタイマユニットＢ
からタイマユニットＡ２０に対して、タイマ補正開始指
示６が出力される。

そして、タイマ制御回路５ａでタイマ補正開始指示６か
らカウント開始指示５１ａが生成されカウンタ１ａに出
力される。

カウンタ１ａはカウント開始指示５１ａにより、クロッ
ク８の立上りで順次カウントを開始する。ステージＳ３
でタイマユニットＢの読出し回路４ｂからハス９にタイ
マ３ｂの値°“７°゛か出力され、メモリユニット１０
に書込まれる。

この時、タイマ３ｂはすてに′８″になっている。また
、タイマユニットＡ２０のカウンタ１ａは“２″′にな
っている。

次に、ステージＳ６でメモリユニット１０からタイマ３
ａに書込むべきデータ“７″が読出され、書込み回路２
ａ内のレジスタ２１ａに格納される。ステージＳ７で書
込み指示５４ａにより、カウンタ１ａとレジスタ２１ａ
が加算されて結果°゛１２”がタイマ３ａに格納される
。

ステージＳ８での各タイマの値はともに“１２″である
。尚、タイマ値の読出しタイミング、メモリユニットへ
の格納、及びメモリユニットからの読出しタイミングは
必すしも本タイムチャートの限りではない。

〔発明の効果〕

以上説明したように本発明は、タイマ補正用のカウンタ
を持ち、タイマにセットすべきデータを転送する時間等
をカウントし、タイマにデータを書込むとき書込むへき
データとカウンタの値とを加算し、結果をタイマに書込
むことにより、タイマへのデータセット時の補正分正確
に行なう二とかできる効果かある。

【図面の簡単な説明】

第１図は本発明の一実施例を含むブロック図、第２図は
第１図に示すタイマユニットＢからタイマユニットＡヘ
タイマ値をセントするときのタイムチャートである。 ｌａ、ｌｂ・・・カウンタ、２ａ、２ｂ・・・書込み回
路、２１ａ、２１ｂ−レジスタ、３ａ、−３ｂ・＝タイ
マ、４ａ、４ｂ・・・読出し回路、５ａ、５ｂ・・タイ
マ制御回路、５１ａ、５１ｂ・・・カウント開始指示、
５２ａ、５２ｂ−カウント終了指示、５３ａ。 ５３ｂ・・・カウンタリセット指示、５４ａ、５４ｂ・
・・タイマへの書込み指示、５５ａ、５５ｂ・・・タイ
マのカウント指示、５６ａ、５６ｂ・・タイマからの読
出し指示、６．７・・・タイマ補正開始指示、８・・・
クロ・・Ｉり、９・・ハス、１０・・メモリユニット。

Claims (1)

【特許請求の範囲】
1. 時間カウント等を行なうタイマと、前記タイマのクロッ
   クに同期してカウント動作を行なうカウンタと、前記タ
   イマへの書込みデータと前記カウンタの値を加算し結果
   を前記タイマへ書込む書込み回路と、前記カウンタのカ
   ウント開始、終了、リセット指示と、前記タイマへのデ
   ータセット時のタイマ補正開始指示の受付け、及び他タ
   イマへのデータセット時のタイマ補正開始指示出力を行
   なうタイマ制御回路とを有するタイマ補正回路。