JPH023096A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は映像データを蓄積する映像フレームメモリを
備えた表示装置に関するものである。

〔従来の技術〕

第７図は、例えば、雑誌「映像処理システムの基礎と設
計・製作」　（木下健治著、昭和５９年８月１日ＣＱ出
版株式会社発行、第４　ｉ　Ｐ　８５〜Ｐ　１０（１）
に記載されたこの種の従来の表示装置の構成を示すブロ
ック図である。同図において、（１）は映像同期信号と
してのアナログ水平同期信号およびアナログ垂直同期信
号を人力し、・これらをそれぞれディジタル信号に変換
して出力するＡ／Ｄ変換器、　（２）は人力されたディ
ジタル映像データを蓄積する映像フレームメモリ、　（
３）はＡ／Ｄ変換器（１）から出力されるディジタル同
期信号およびドツトクロックに基づいて、映像フレーム
メモリ（２）にディジタル映像データを書き込みするた
めのアドレスを生成するアドレス発生器、（４）はドツ
トクロックとＡ／Ｄ変換器（１）からのディジタル化さ
れた水平同期信号とにより水平方向のドツトアドレスを
生成するドットアドレスカウン夕、　（５）はＡ／Ｄ変
換器（１）からのディジタル化された水平同期信号およ
び垂直同期信号により垂直方向のアドレスを生成するラ
インアドレスカウンタ、（６）は映像フレームメモリ読
み出しのためのアドレスを生成する表示アドレス発生器
である。

次に動作について説明する。入力されたアナログ映像同
期信号は、Ａ／Ｄ変換器（１）によりディジタル同期信
号に変換された後、アドレス発生器（３）に加えられる
。このときアドレス発生器　（３）を構成するドツトア
ドレスカウンタ（４）は、ドツトクロックの立上りでカ
ウントアツプし、映像フレームメモリ　（２）に書き込
みするための水平方向のドツトアドレスを生成する。そ
して、このドツトアドレスカウンタ（４）はディジタル
化された水平同期信号により１ライン毎にリセットされ
る。

また、アドレス発生器°（３）を構成するラインアドレ
スカウンタ　（５）は、ディジタル化された水平同期信
号の立上りでカウントアツプし、映像フレームメモリ　
（２）に書き込みするためのライン方向のアドレスを生
成する。そして、ディジタル化された垂直同期信号によ
りフィールド毎にリセットされる。この場合、アナログ
水平同期信号は第８図（ａ）に示すように、繰返し周期
が６３．５μｓで、１４０ｎｓだけ「Ｌルベルになるも
のであり、アナログ垂直同期信号は第８図（ｂ）に示す
ように、繰返し周期が１６．７ｍｓで、１９０μｓだけ
「Ｌ」レベルになるものである。

以上のようにしてアドレス発生器　（３）によフて生成
されたアドレスに従って、人力されたディジタル映像デ
ータが映像フレームメモリ　（２）に書き込まれる。そ
の後、これらのデータが表示アドレス発生器　（６）に
より生成されたアドレスに従って読みだされ、表示映像
ディジタルデータが得られる。このディジタルデータは
図示省略のＤ／Ａ変換器を介してデイスプレィ装置等に
送り込まれる。

〔発明が解決しようとする課題） 従来の表示装置は以上のように構成されているため、例
えば、水平同期信号がノイズ等の影響で乱れ、正しい同
期信号に対し不正パルスが重畳されたり、あるいは、存
在すべきパルスが欠けたりすると、ラインアドレスカウ
ンタ　（５）のカウント数が予定した値にならず、その
結果、映像データが書き込まれる映像フレームメモリ　
（２）のアドレスがずれて、表示する一映像が歪んでし
まうという問題点があった。

この発明は上記の問題点を解決するためになされたもの
で、人力映像同期信号が乱れたとしても、歪みのない映
像を表示することのできる表示装置を得ることを目的と
する。

〔課題を解決するための手段〕

この発明に係る表示装置は、Ａ／Ｄ変換器から出力され
たディジタル同期信号波形の後縁から計時を開始し、次
のディジタル同期信号が正規に出力されたものとして一
つまたはそれ以上の各波形の前縁までの時間の経過時に
信号を発生する第１の回路と、この第１の回路が信号を
発生する毎にパルスを発生するパルス発生器とを設け、
このパルス信号をディジタル同期信号としてアドレス発
生器に加えるように構成したものである。

（作用） この発明においては、Ａ／Ｄ変換器から出力される各パ
ルスの後縁でそれぞれ第１の回路が計時動作を開始し、
続いて発生すると予測される各同期信号の前縁に対応す
る時間経過時にタイムアツプし、第２の回路がそのタイ
ムアツプ信号に応動してパルスをアドレス発生器に加え
るので、不正パルスが重畳されて第１の回路が計時動作
したとしても、次の正規パルスで計時動作をやり直すた
め、不正パルスがアドレス発生器に加わることがなくな
り、さらに、第２の回路のパルスがそのまま同期信号と
してアドレス発生器に加えられるので、正規パルスの欠
けに対してこれを補うことができる。

〔実施例〕

第１図はこの発明の一実施例の構成を示すブロック図で
あり、図中、第７図と同一の符号を付したものはそれぞ
れ同一の要素を示している。そして、Ａ／Ｄ変換器（１
）と書き込みアドレス発生器　（３）との間に、同期信
号不正矯正装置　（７）を付加した点が第７図と異なっ
ている。この同期信号不正矯正装置　（７）は、その詳
細を第２図に示すように、ドツトクロックを計数し、デ
ィジタル水平同期信号が「Ｌ」レベルであるときリセッ
トされるカウンタ　（８）と、このカウンタ　（８）の
計数値に基づいて一定時間の経通を認識するデコーダ　
（９）と、ドツトクロックを計数し、デコーダ　（９）
の出力によりてリセットされるカウンタ（１０）と、こ
のカウンタ（ｌＯ）の出力に基づいて一定間隔のパルス
信号を発生するデコーダ（１１）とで構成されている。

次に、この実施例の動作について、従来装置に対して新
たに付加した同期信号不正矯正装置（７）を中心にして
以下に説明する。

水平同期信号をｆｈとすると、入力するドツトクロック
の周波数はこの水平同期信号ｆｈの４５５倍、すなわち
、４５５ｆｈであり、水平同期信号ｆｈが「Ｌ」である
期間が１ドツト幅であるものとして説明する。

カウンタ　（８）はディジタル水平同期信号が「Ｌ」の
ときリセットされ、ドツトクロックを計数して０，１，
２，３．・・・の順にその値が増大する信号を出力する
デコーダ　（９）はこのカウンタ（８）の出力を監視し
、その値が４５４となったとき、すなわち、水平同期信
号が「Ｌ」となってから、１ライン時間が経過したとき
に「し」のパルスを出力し、その旨をカウンタ（ｌＯ）
に知らせる。

カウンタ（ｌＯ）はデコーダ　（９）の出力が「Ｌ」の
とき、リセットされ、この時点からドツトクロックを計
数してその値が順に大きくなる信号を出力する。デコー
ダ（１１；はカウンタ（１０）の出力を監視し、カウン
タ　（８）の出力が４５４となった時と、９０９となっ
た時に「Ｌ」のパルスを出力する。すなわち、デコーダ
　（９）の出力が「Ｌ」になってから、１ライン時間を
経過した時と、２ライン時間を経過した時に「Ｌノのパ
ルスを出力する。このデコーダ（１１）の出力が矯正さ
れた水平同期信号であり、これを表示装置の内部水平同
期信号として用いる。

かかる、矯正動作をさらに詳しく説明する。

第３図（ａ）　に示すように、正しいディジタル同期信
号が矯正装置　（７）に人力されたとすれば、デコーダ
　（９）からこれと全く同期した信号が出力される。し
かし、同図（ｂ）に示すように、不正パルスが重畳され
た同期信号がカウンタ　（８）に加えられると、ドツト
クロックを４５４個計数する以前にこのカウンタ　（８
）がリセットされるので、同期パルスが１つ欠けた同期
信号がデコーダ　（９）の出力となる。一方、同図（Ｃ
）に示すように、同期信号が不正でパルスが１つ欠けた
場合には、カウンタ（８）がリセットされず、その次に
ｒ　Ｌ　Ｊになるべきパルスが１つ欠けた同期信号がデ
コーダ（９）から出力される。

かくして、デコーダ　（９）からは、パルスが不足する
同期信号を出力することはあっても余計なパルスが重畳
された同期信号を出力することはなくなる。

次に、カウンタ（１０）は４５４個のドツトクロックを
計数したときと、９０９個のドツトクロックを計数した
ときの両方でパルス信号を発生するので、例えば、第４
図（ａ）　に示すように、デコーダ　（９）より正常な
同期信号が出力されている限り、カウンタ（ｌＯ）がド
ツトクロツタを４５４個計数するごとにデコーダ（１１
）から正常な内部同期信号が出力される。これに対して
、第４図（ｂ）　　に示すように、デコーダ　（９）か
らパルスの不足する同期信号が出力されたとすると、ド
ツトクロツタを４５４個計数した時点と、９０９個計数
した時点の両方でデコーダ（１１）が「Ｌ」のパルスを
出力するので、不足パルスが補われて矯正された同期信
号が得られる。

なお、上記実施例では水平同期信号の矯正について説明
したが、これと同様な手法により、垂直同期信号の矯正
ももちろん可能である。

ところで、上記実施例では正規の同期パルスの間に不正
のパルスが存在したり、本来あるべきパルスが欠けたり
するものに通用する表示装置について説明したが、例え
ば、第９図（ａ）に示した正常な同期信号ではなく、第
９図（ｂ）に示すように、本来ｒ　Ｌ　Ｊレベルである
べき区間に、短時間だけ「Ｈ」レベルになる如き不正信
号がＡ／Ｄ変換器（１）に加えられる場合がある。第５
図はかかる信号波形の不正を矯正するための実施例を示
すブロック図であり、図中、第１図と同一の符号を付し
たものはそれぞれ同一の要素を示している。

そして、Ａ／Ｄ変換器（１）と書き込みアドレス発生器
　（３）との間の水平同期信号経路に、同期信号波形の
終りから計時動作を開始し、一定時間の後に信号を発生
するタイマ（１２）と、このタイマ（１２）が信号を発
生する度にパルス信号を発生するパルス生成器（１３）
とを設けたものである。

次に、この実施例の動作について説明する。

先ず、第６図（ａ）に示したように、波形が正常な水平
同期信号がＡ／Ｄ変換器（１）によってディジタル信号
に変換されると、タイマ（１２）がこの信号の立上り、
すなわち、同期信号波形の終りから計時動作を開始し、
次の同期信号波形の始まりに相当する時間の経過時にタ
イムアツプ信号を発生する。

また、パルス生成器（１３）がこのタイムアツプ信号を
受けて、同期信号パルスと同じ幅を持つパルスを発生す
る。このようにして発生したパルスは、ドツトアドレス
カウンタ（４）に対してリセット信号として加えられ、
ラインアドレスカウンタ（５）に対してクロック信号と
して加えられる。

次に、第６図（ｂ）に示したように、波形が不正の同期
信号として、本来「ＬＪレベルであるべき期間に、短時
間だけ「Ｈ」レベルになるような同期信号がタイマ（１
２）に加えられたとする。この時、タイマ（１２）は波
形の立上りごとに計時動作を開始するため、最初に僅か
の時間を計時してからこれがタイムアツプしないうちに
再び計時動作を開始し、その後、一定時間を経過した時
点でタイムアツプ信号を発生する。したがって、波形が
不正の同期信号であっても。その終りの部分が明確であ
れは、正常な同期パルスをアドレス発生器（３）に与え
ることができる。

なお、この実施例では負の同期パルスに対応してタイマ
（１２）が信号波形の立上りを検知して動作を開始した
が、正の同期パルスに対しては信号波形の立下りを検知
して動作を開始するようにすればよい。

〔発明の効果〕

以上の説明によって明らかなようにこの発明によれば、
Ａ／Ｄ変換器から出力される各パルスの後縁でそれぞれ
第１の回路が計時動作を開始し、続いて発生すると予測
される各同期信号の前縁に対応する時間の経過時にタイ
ムアツプし、第２の回路がそのタイムアツプ信号に応動
してパルスをアドレス発生器に加えるので、不正パルス
が重畳されて第１の回路が計時動作したとしても、次の
正規パルスで計時動作をやり直すため、不正パルスがア
ドレス発生器に加わることがなくなり、さらに、第２の
回路のパルスがそのまま同期信号としてアドレス発生器
に加えられるので、正規パルスの欠けに対してこれを補
うことができ、この結果、映像に歪みのない表示装置が
得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図は同実施例の主要部の詳細な構成を示すブロック
図、第３図（ａ）〜（Ｃ）および第４図（ａ）　、　（
ｂ）は同実施例の動作を説明するための波形図、第５図
は本発明の他の実施例の構成を示すブロック図、第６図
％（ａ）　、　（ｂ）は同実施例の動作を説明するため
の波形図、第７図は従来の表示装置の構成を示すブロッ
ク図、第８図（ａ）　、　（ｂ）および第９図（ａ）　
、　（ｂ−）はそれぞれ従来装置の動作を説明するため
の波形図である。 （１）・・・−Ａ／Ｄ変換器、 （２）・・・映像フレームメモリ、 （３）・・・アドレス発生器、 （４）・・・ドツトアドレスカウンタ、５　・・・ライ
ンアドレスカウンタ、 ６　・・・表示アドレス発生器、 ７　・・・同期信号不正矯正装置、 ８）　、　（１０）・・・カウンタ、 ９　、（１１）・・・デコーダ、 １２）・・・タイマ、 １３）・・・パルス発生器。

Claims (1)

【特許請求の範囲】
1. 同期信号をディジタル信号に変換するＡ／Ｄ変換器と、
   ディジタル映像データを記憶する映像フレームメモリと
   、クロック信号および前記Ａ／Ｄ変換器から出力される
   ディジタル同期信号に基づいて、前記映像フレームメモ
   リの書き込みアドレスを生成するアドレス発生器とを有
   する表示装置において、前記Ａ／Ｄ変換器とアドレス発
   生器との間に設けられ、前記ディジタル同期信号の後縁
   からそれぞれ計時動作を開始し、これに続いてディジタ
   ル同期信号が正規に出力されたものとして一つまたはそ
   れ以上の各波形の前縁までの時間の経過時に信号を発生
   する第１の回路と、この第１の回路が信号を発生す毎に
   パルスを発生する第２の回路とを備えたことを特徴とす
   る表示装置。