JPH03144493A - 表示用メモリのアドレス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビカメラ、ビデオテープレコーダ等か
ら出力されるアナログ画像信号を格納し格納した画像信
号をＣＲＴデイスプレィ装置等の表示装置に出力するよ
うにした表示用メモリのアドレス制御方式に関する。

〔従来の技術〕

一般に、アナログ画像信号入力端子を有する表示装置と
しては、第３図に示す構成を備えたものが知られている
。

この表示装置は、テレビカメラ、ビデオテープレコーダ
等のアナログ画像信号出力装置２１から入力されるアナ
ログ画像信号をＡ／Ｄ変換回路２２でディジタル信号に
変換して表示用メモリ２３に格納し、この表示用メモリ
２３に格納された画像信号を順次読み出し、Ｄ／Ａ変換
回路２４でアナログ信号に変換してＣＲＴデイスプレィ
装置等の表示装置２５に入力することによりその表示画
面に表示される。このとき、表示用メモリ２３に対する
アナログ画像信号の書込み及び読出しは、アナログ画像
信号の水平同期信号を制御回路２６に入力することによ
り、この制御回路２６で表示用メモリ２３をアクセスす
るアドレスを設定して表示用メモリ２３に送出すること
により実行される。

〔発明が解決しようとする課題〕

しかしながら、上記従来の表示用メモリにあっては、第
４図（′ｂ）〜（ｄ）に示す如く、画像信号出力装置２
１から出力されるアナログ画像信号の水平同期信号ＳＨ
の基準点（例えば立ち上がり工・ンジタイミング等）Ｓ
Ｐにずれがないときには、第４図（ｅ）に示すタイミン
グ信号ＴＳによって表示用メモリ２３に画像入力信号の
書込みが開始されて画像入力信号が順次書込まれると共
に、順次書込まれた画像信号が続出されて表示装置２５
に表示される。このとき、画像入力信号が例えば直線を
表す場合には、第４図（ａ）に示すように、表示装置２
５に直線ｌが表示される。ところが、画像信号出力装置
２１から出力されるアナログ画像信号の精度が悪く、第
５図（１）１〜（Ｃ）に示すように、第５図（ｂ）の水
平同期信号ＳＨ１に対して、第５図（Ｃ）の水平同期信
号ＳＨ２の位相が時間り、だけ進み、第５図（ｄ）の水
平同期信号ＳＨ３の位相が時間ｔ２だけ遅れている場合
には、第５図（ｄ）に示す書込タイミング信号Ｔのタイ
５ングで表示用メモリ２３の書込みを開始すると、進み
時間ｔ１及び遅れ時間ｔ２に応じてデータ書込アドレス
がずれることになり、この画像情報を表示装置２５で表
示したときに、第５図（ａ）に示す如く、折れ線状に表
示され、視聴者にとって画像イメージと、表示画像とが
異なるという未解決の課題があった。

そこで、この発明は、上記従来例の未解決の課題に着目
してなされたものであり、アナログ画像信号の基準点に
ずれがあっても、このずれ分を補正することができる表
示用メモリのアドレス制御方式を提供することを目的と
している。

〔課題を解決するための手段］ 上記目的を達成するために、この発明に係る表示用メモ
リのアドレス制御方式は、アナログ画像信号をＡ／Ｄ変
換して格納し、当該画像信号を読出して表示装置に出力
するようにした表示用メモリにおいて、前記アナログ画
像信号の基準点とこれに対して設定した設定基準点との
ずれを検出する基準点ずれ量検出手段と、該基準点ずれ
量検出手段で検出したずれ量に基づいて前記表示用メモ
リをアクセスするアドレスを可変するアドレス制御手段
とを備えたことを特徴としている。

〔作用〕

この発明においては、入力されるアナログ画像信号の例
えば水平同期信号の立ち上がり時点でなる基準点とこれ
に対して設定した例えば１画面分の最初の水平同期信号
の立ち上がり時点を基準とする設定基準点とのずれ量を
基準点ずれ検出手段で検出し、この基準点ずれ量検出手
段のずれ量に応じて表示用メモリの書込アドレス又は続
出アドレスを調整することにより、基準点のずれによる
影響を受けない画面表示を得ることができる。

〔実施例〕

以下、この発明の実施例を図面に基づいて説明する。

第１図はこの発明の一実施例を示すブロック図である。

図中、１はテレビカメラ、ビデオテープレコーダ等のア
ナログ画像信号を出力する画像信号出力装置であって、
この画像信号出力装置１から出力されるアナログ画像信
号が映像信号と同期信号とを分離する同期信号分離回路
２に入力される。この同期信号分離回路２で分離された
映像信号は、Ａ／Ｄ変換回路３でディジタル信号に変換
されて表示用メモリ４に入力され、この表示用メモリ４
に後述する加減算回路８からの書込アドレス信号に従っ
て映像情報として書込まれ、この書込まれた映像情報が
続出アドレス信号によって読出され、これがＤ／Ａ変換
回路５でアナログ信号に変換されてＣＲＴデイスプレィ
装置等の表示装置６に人力されてその表示画面に表示さ
れる。

一方、同期分離回路２からは分離された同期信号の内水
平同期信号ＳＨの立ち上がり時点毎にタイよングバルス
ＴＰを形威し、このタイミングパルスＴＰを基準点ずれ
量検出回路７に供給すると共に、基準信号発生回路９に
供給する。ここで、基準点ずれ量検出回路７は、同期分
離回路２から入力されるタイミングパルスＴＰと基準信
号発生回路９から人力される基準パルスＳＰとを比較し
て両者の時間差ｔを算出してこの時間差ｔに応じた水平
ドツト数ｄを算出し、これを加減算回路８に出力すると
共に、基準パルスＳＰに対してタイミングパルスＴＰが
進んでいるときには論理値“１”′の加減算選択信号Ａ
Ｓを、タイミングパルスＴＰが遅れているときには論理
値“Ｏ”の加減算選択信号ＡＳを夫々加減算回路８に出
力する。

また、基準信号発生回路９は、Ｉ画面の最初の水平同期
信号ＳＨに基づくタイミングパルスＴＰ０をもとにして
、水平同期信号ＳＨの１周期に対応する時間毎に基準パ
ルスＳＰを発生させ、この基準パルスＳＰを前記基準点
ずれ量検出回路７に出力する。

また、加減算回路８には、表示用メモリアドレス発生回
路１０からのアドレス値が人力され、このアドレス値に
、基準点ずれ量検出回路７からの水平ドツト数ｄを、加
減算選択信号ＡＳが論理値“１”であるときに加算し、
加減算選択信号ＡＳが論理値″゛０”であるときに減算
して表示用メモリ４に対するアドレス値を形成し、これ
を表示用メモリ４に人力する。

次に、上記実施例の動作を第２図に示すタイムチャート
を伴って説明する。

今、画像信号出力袋Ｗ１から第２図（ａ）に示すように
、１画面分の最初のアナログ画像信号が出力されたもの
とすると、このアナログ画像信号が同期分離回路２に入
力されるので、この同期分離回路２で映像信号と同期信
号に分離され、分離された画像信号がＡ／Ｄ変換回路３
を介して表示用メモリ４に入力される。一方、同期分離
回路２では、分離した水平同期信号ＳＨ（第２図（ｂ）
）の立ち上がり時点で第２図（Ｃ）に示す如くタイ逅ン
グパルスＴＰを形成し、このタイ果ングパルスＴＰを基
準点ずれ量検出回路７及び基準信号発生回路９に供給す
るので、基準信号発生回路９から第２図（ｄ）に示す如
く、タイミングパルスＴＰに同期した基準パルスＳＰが
出力され、以後水平同期信号ＳＨの１周期に対応する時
間間隔で基準パルスＳＰが発生される。

このとき、タイミングパルスＴＰと基準パルスＳＰとで
は時間的なずれがないので、基準点ずれ量検出回路７で
算出される水平ドツト数は“０パとなり、表示用メモリ
アドレス発生回路１０から基準パルスＳＰに同期する第
２図（ｉ）に示す所定のタイミングで出力開始される書
込アドレス値がそのまま表示用メモリ４に人力され、こ
の時点の画像信号が表示用メモリ４の１番地に書込まれ
、その後順次画像信号が表示用メモリ１に水平方向に書
込まれる。

ところで、画像信号出力装置ｌから出力されるアナログ
画像信号が第２図（ｅ）に示すように、水平同期信号Ｓ
Ｈの位相が進んで、同期分離回路２から出力されるタイ
ミングパルスＴＰが第２図（ｆ）に示すように基準パル
スＳＰに対して時間ｔ１だけ進んでいる場合には、基準
点ずれ量検出回路７で両者を比較したときに時間差ｔ、
に対応する水平ドツト数ｄ、が算出されてこれが加減算
回路８に出力され、且つ論理値“１“の加減算選択信号
ＡＳが加減算回路８に出力されるので、この加減算回路
８から表示用メモリアドレス発生回路１０から出力され
るアドレス値Ａに水平ドツト数ｄ１を加算したアドレス
値（Ａ＋ｄｌ）が表示用メモリ４に出力される。このた
め、アナログ画像信号の３１点のデータが表示用メモリ
の１番地に書込まれることになり、前述した１画面の最
初の画像信号に対応する番地に順次画像信号を書込むこ
とができる。

また、画像信号出力装置１から出力されるアナログ画像
信号が第２図（８）に示すように、水平同期信号ＳＨの
位相が進んで、同期分離回路２から出力されるタイミン
グパルスＴＰが第２図（ロ）に示すように基準パルスＳ
Ｐに対して時間ｔ２だけ遅れている場合には、基準点ず
れ量検出回路７で両者を比較したときに時間差ｔ！に対
応する水平ドツト数ｄ２が算出されてこれが加減算回路
８に出力され、且つ論理値“Ｏ”の加減算選択信号ＡＳ
が加減算回路８に出力されるので、この加減算回路８か
ら表示用メモリアドレス発生回路ＩＯから出力されるア
ドレス値Ａから水平ドツト数ｄ２を減算したアドレス値
（Ａ−ｄｚ）が表示用メモリ４に出力される。このため
、アナログ画像信号のＳ２点のデータが表示用メモリの
１番地に書込まれることになり、前述した１画面の最初
の画像信号に対応する番地に順次画像信号を書込むこと
ができる。

このように、上記実施例によると、映像信号出力装置ｌ
の精度の悪さに起因する１画面内の同期信号の誤差を補
正した状態で表示メモリに映像信号を書込むことができ
るので、表示装置５で表示される映像は画像信号出力装
置１に録画する前の正確な画像を表示することができる
。

なお、上記実施例においては、表示用メモリに画像信号
を書込むときに、アドレス補正をする場合について説明
したが、これに限定されるものではなく、表示用メモリ
に格納された画像信号を読出す際の続出アドレスを変更
するようにしてもよい。

〔発明の効果］ 以上説明したように、この発明によれば、入力されるア
ナログ画像信号の基準点のずれを基準点ずれ量検出手段
で検出し、このずれ量に応じて表示用メモリをアクセス
するアドレスを変更するようにしたので、表示用メモリ
に書込む画像信号又は読出す画像信号が基準点ずれの影
響を受けることがなく、表示画面を見る視聴者の画像イ
メージと実際の表示画面を一致させることができる効果
が得られる。

【図面の簡単な説明】 第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の詳細な説明に供するタイムチャート、第３
図は従来例を示すブロック図、第４図及び第５図は従来
例の動作を説明するためのタイムチャートである。 図中、１は画像信号出力装置、２は同期分離回路、３は
Ａ／Ｄ変換回路、４は表示用メモリ、５はＤ／Ａ変換回
路、６は表示装置、７は基準点ずれ量検出回路、８は加
減算回路、９は基準信号発生回路、ｌＯは表示用メモリ
アドレス発生回路である。 第 ２ 図 ２ （ｉ） 第 図

Claims (1)

【特許請求の範囲】
1. アナログ画像信号をＡ／Ｄ変換して格納し、当該画像信
   号を読出して表示装置に出力するようにした表示用メモ
   リにおいて、前記アナログ画像信号の基準点とこれに対
   して設定した設定基準点とのずれを検出する基準点ずれ
   量検出手段と、該基準点ずれ量検出手段で検出したずれ
   量に基づいて前記表示用メモリをアクセスするアドレス
   を可変するアドレス制御手段とを備えたことを特徴とす
   る表示用メモリのアドレス制御方式。