JPH04179344A - 符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、処理可能ビット幅が例えば８で、例えば２種
の禁止コードを有するディジタルビデオテープレコーダ
（Ｄ−Ｖ　Ｔ　Ｒ）やディジタル伝送システムなどの信
号伝送処理系における符号化装置に関する。

〔発明の概要］ 成る種のＤ−Ｖ　Ｔ　Ｒなどでは、そのビット数で定ま
るコード数の全てを処理することはできず、いくつかの
禁止コードを有する。これは、例えば８ビツト（７）Ｄ
−ＶＴ　Ｒテ４；！、ＯＯ，とＦＦ、（７）２１のコー
ドは同期タイミングの検出用に創り当てられているため
であり、従って、この場合には２種の禁止コードがある
ことになり、記録可能なビデオ信号に制約を生じる。

本発明では、一般にｎビット、例えば８ビツトのデータ
列において、０種の、例えば２種の禁止コードがある場
合、このデータ列の中の（２・−Ｑ）個、例えば２５４
ワードのデータだけを取り呂し、その中のコードの種類
数を調べると、最大でも２５４種類のコードしか存在せ
ず、このため、その中には未使用コードが存在する確率
が極めて高いことに着目し、この未使用コードを利用し
て、入力信号データ中に禁止コードが現われたときには
、これを上記未使用コードに置換することにより禁止コ
ードの制約を免れ、その記録や伝送などの処理を可能に
したものである。

このため、例えば、上記の８ビツトの場合、２５４ワー
ドのから２種の未使用コードｘ１とＸｌを検出し、入力
信号中に現われてしまった禁止コードＯＯ，４とＦＦ□
の２種のコードを、この未使用コードＸ、とＸ、に置換
する。以後、２５４ワードのデータ列に禁止コードｏＯ
ＨとＦ　Ｆ　Ｈの置換データであるｘｌとＸ、を、例え
ば、その先頭に、置換情報として付加し、２ワード＋２
５４ワードの計２５６ワードのデータ構成に変換する。

以後、２５４ワードごとに各々、この置換の内容を表わ
す情報であるｘｌ、刈を付加してからＤ−ＶＴＲなどに
よる処理に移す。

次に、Ｄ−ＶＴＲなどからの出力信号は、まず、２５６
ワードのデータの先頭にある置換情報ｘ１、Ｘ、を取り
出し、この情報を基にして残りの２５４ワードの中に存
在するｘｌ、Ｘ、のコードをもつデータを、元のコード
００ＭとＦＦ、に変換するのである。

そして、この結果、８ビツトの全てのデータを２５６／
２５４倍に増加させるだけで禁止コードの制約から逃れ
ることができる。

［従来の技術］ ディジタル技術の進歩に伴い、近年、テレビジョン信号
などの映像信号の記録や伝送などに際しても、ディジタ
ル技術の適用が多くなっているが、その−環としてＤ−
ＶＴＲがある。

ところで、このＤ−ＶＴＲでは、ディジタル映像信号の
記録に際して、そのビット数で定まるコードの全ての種
類を処理することはできず、いくつかの禁止コードを有
する。これは、例えば８ビツトのＤ−ＶＴＲでは、００
８とＦＦ、（７）２種のコードは同期タイミングの検出
用に割り当てられているためであり、従って、この場合
には２種の禁止コードがあることになり、記録可能なビ
デオ信号に制約を生じる。

これを−膜化して言えば、処理可能ビット幅ｎ（ｎ＞２
）で、α種類（ｎ＞Ω≧２）の禁止コードを有する信号
伝送処理系では、そこでの処理可能な入力信号に制約が
あることになる。

そこで、このような制約を受けないようにするだめの従
来技術として、例えば、ｎ＝８の場合における６→７変
換技法がある。

この６→７変換技法では、まず、入力可能コードの０１
．−ＦＥ、を００１．４〜○ＦＥ、ｌという９ビツトの
コードに変換する。次に、禁止コードである００．４と
Ｆ　Ｆ　、４は、それぞれ１０Ｆ、、ＩＦＯＨの９ビツ
トのコードに変換する。そして、８ビツト、６ワードの
元のデータを９ビツト、６ワードのデータに変換した後
、各々から生じた９ビツト目のビットデータを集め、７
ワード目の変換データとする。具体的に言えば、６ワー
ドの変換により生じた合計６個の９ビツト目のデータを
、７ワード目のデータの下位側のビット１〜ビツト６に
割り当てるのである。そして、７ワード目の上位２ビッ
ト分のデータ、つまりビット７とビット８には、７ワー
ド目のデータが禁止コードである００ＨとＦＦＨとなら
ないように、′１”と“Ｏ”を強制的に割り当て、８ビ
ツト構成とした７ワード目のデータを作るのである。

この結果、上記禁止コードを有するＤ−ＶＴＲによる記
録が可能になる。

一方、再生時には、以上と逆の変換を行なうことにより
、７ワードの変換データから元の８ビツト、６ワードの
データを得ることができる。

従って、この従来技術によれば、６ワードを７ワードに
変換することによるデータ量の７／６倍への増加を許容
することにより、禁止コードの制約を除くことができる
。

［発明が解決しようとする課題］ 上記従来技術は、データ処理量の増加について配慮がさ
れておらず、処理速度を上げる必要があり、コストアッ
プを伴い易いという欠点があった。

具体的には、上記した場合には、データ処理量は７／６
倍（約１．１７倍）になり、がなりの処理速度の上昇を
必要とすることになる。

本発明の目的は、上記した従来技術の欠点に充分に対処
でき、僅かなデータ処理量の増加で確実に禁止コードに
よる制約が逃れるようにした符号化装置を提供すること
にある。

具体例としては、上記の場合、本発明によれば、２５６
／２５４倍（約１．００８倍）のデータ処理量の増加で
済む。

〔課題を解決するための手段〕

上記目的を達成するため、本発明は、一般にｎビット、
例えば８ビツトのデータ列において、氾種の、例えば２
種の禁止コードがある場合、このデータ列の中の（２”
−Ｑ個、例えば２５４ワードのデータだけを取り出し、
その中のコードの種類数を調べると、最大でも２５４種
類のコードしか存在せず、このため、その中には未使用
コードが存在する確率が極めて高いことに着目し、この
未使用コードを利用して、入力信号データ中に禁止コー
ドが現われたときには、これを上記未使用コードに置換
するようにしたものである。

例えば、上記の８ビツトの場合、２５４ワードのから２
種の未使用コードｘ１とＸｔを検出し、入力信号中に現
われてしまった禁止コードＯＯＭとＦＦＨの２種のコー
ドを、この未使用コードＸ、とｘ３に置換する。以後、
２５４ワードのデータ列に禁止コード００．とＦＦ、の
置換データであるＸｌとＸ、を、例えば、その先頭に、
置換情報として付加し、２ワード＋２５４ワードの計２
５６ワードのデータ構成に変換する。以後、２５４ワー
ドごとに各々、この置換の内容を表わす情報であるｘｌ
、ｘｔを付加してからＤ−Ｖ　Ｔ　Ｒなどによる処理に
移す。

次に、Ｄ−ＶＴＲなどからの出力信号は、まず、２５６
ワードのデータの先頭にある置換情報Ｘ１、Ｘｓを取り
出し、この情報を基にして残りの２５４ワードの中に存
在するＸｌ、Ｘ、のコードをもつデータを、元のコード
００１４とＦＦ、に変換するのである。

〔作用〕

入力信号に禁止コードが現われた場合、それを変換して
処理するのであるが、このとき、未使用コードに置換し
ているので、これの処理に新たなビットは不要である。

しかして、この置換を戻すのに情報の付加が必要になる
が、これに必要なデータ量の増加は禁止コードの種類に
対応した数だけとなるので、ごく僅かで済むことになる
。

〔実施例〕

以下、本発明による符号化装置について、図示の実施例
により詳細に説明する。

第１図は本発明の一実施例で、図において、１０は第１
の符号変換装置、２０はＤ−ＶＴＲ１そして３０は第２
の符号変換装置である。

第１の符号変換装置１０は、図示のように、未使用コー
ド検呂部２と、禁止コード置換部３、及び置換法則付加
部４で構成され、入力端子ａに供給されたディジタル化
映像信号を入力データとして取り込み、その中の（２ｎ
−ａ）個のデータ中に存在する未使用コードを検出し、
上記入力データ中に現われた上記禁止コードを予め設定
してある所定の置換法則に基づいて上記未使用コードに
置換した上で該所定の置換法則を表わすデータを付加し
て８力端子すに出力する働きをする。

Ｄ−ＶＴＲ２０は禁止コードを有するもので、この実施
例ではＤ−ＶＴＲとなっているが、一般的にはＤ−Ｖ　
Ｔ　Ｒに限らず、処理可能ビット幅ｎ（ｎ＞２）で、２
種類（ｎ＞２≧２）の禁止コードを有する信号伝送処理
系ならどのようなディジタル信号処理装置であってもよ
い。

第２の符号変換装置３０は、これも図示のように、置換
法則抽出部５と、禁止コード再現部６、それに置換法則
除去部７で構成され、入力端子Ｃから供給されたデータ
から上記所定の置換法則を表わすデータを抽出し、この
抽出したデータに基づいて上記入力データ中の未使用コ
ードに置換されているコードを元のコードに戻して出力
端子ｄに８カする働きをする。

次に、この実施例の動作について説明する。

まず、この実施例では、Ｄ−ＶＴＲ２０の処理可能ビッ
ト＠ｎが８で、禁止コードの種類が２、っまり２＝２で
、それらはＯＯＭとＦＦ、であるとする。

入力端子ａに処理すべきディジタル映像信号が供給され
ると、まず未使用コード検出部２は、この８ビツトのデ
ータＤ１〜Ｄ　ｉ　ｓ　ａからなる２５４ワードのデー
タを調べ、その中に存在していないコード、つまり未使
用となっているコードを少なくとも２種検出する。ここ
では、この存在していないコードの内の２個がｏＩＨと
０２．であったとする。

そこで、未使用コード検出部２は、このコード０１１、
ｌと０２Ｈを未使用コードｘ１、Ｘｌと定め、それを禁
止コード置換部３の制御端子と置換法則付加部４の８１
、Ｂ□大入力に出力する。

禁止コード置換部３は、この制御端子に入力された未使
用コードＸ、、　Ｘ、に基づいて、入力端子ａから供給
されている２５４ワードのデータＤ１〜Ｄ　２ｓａに対
して処理を行ない、第１の禁止コードである００Ｍは未
使用コードＸ、（＝０１□）に置換して出力し、第２の
禁止コードであるＦＦＨは未使用コードＸ、（＝０２．
）に置換して出力する。

そして、その他のコード０３１４〜ＦＥイに対しては何
も処理を与えず、そのままで出力する。

従って、この禁止コード置換部３からは、禁止コードが
ｏ１８．０２Ｍに置換された「Ｄ１′、Ｄ、　ｌ、・・
・・・・Ｄｚｓａ’Ｊの２５４ワードのデータが出力さ
れ、これが置換法則付加部４の六入力に供給されること
になる。

置換法則付加部４は、禁止コードを置換したコードであ
る未使用コードＸ１、Ｘ、を表わす８ビツト、２ワード
のコードを、置換法則を表わす情報データとして、上記
の「Ｄ１′、Ｄ、′、・・・・・・Ｄｚｓａ’Ｊの２５
４ワードからなるデータの先頭に付加し、ｒｘ、、Ｘｌ
、Ｄ１′、Ｄ　、　ｊ、・−−−−−Ｄ　２Ｓ４’　Ｊ
　トイウ並びからなる２５６ワードのデータとして出力
し、それをＤ−ＶＴＲ２０に供給する。

このとき、２５４ワードのデータを２５６ワードのデー
タとして出力するのであるがら、入力端子ａでのデータ
入力レートは、Ｄ−ＶＴＲ２０のデータ入力レートの２
５４／２５６倍と低く設定しておく必要がある。

以下、このようにして、順次入力端子ａに供給されるデ
ータの２５４ワード毎に同じ処理を繰返し、２５６ワー
ドのデータとしてＤ−ＶＴＲ２０に供給し、記録して行
くのである。

次に、このようにしてＤ−ＶＴＲ２０に記録したあと、
この記録された信号が再生されると、この信号は、まず
、置換法則抽出部５に供給され、ここで２５６ワードの
先頭にあるコードＸ、（＝Ｏ１Ｍ）、Ｘ、　（＝　０２
　Ｍ）が置換法則情報として抽出される。そして、この
８ビツト、２ワードのコードからなる置換法則情報Ｘ１
、ｘｌは禁止コード再現部６に供給される。

そこで、この禁止コード再現部６は、置換法則情報Ｘ、
、　Ｘ、に基づいて、この後に統く２５４ワードのデニ
タ「Ｄ１′、Ｄ　、　＋、・・・・・・Ｄ２Ｓ４’Ｊを
順次調べ、その中に存在するｘｌ、ｘバこの実施例では
、ＯＬＨ，０２Ｈとなる）というコードを、今度は、そ
れぞれコードｏ０．４、ＦＦ１４に逆に変換して出力す
ると共に、このコードｘ１、Ｘｆ以外のコード（この実
施例では、０３．４〜ＦＥ、）は元のままで、そのまま
出力するのである。

この結果、この禁止コード再現部６の入力側でデータ「
Ｄ１′、Ｄ、′、・・・・・・Ｄ□、４″」の中に存在
したＸ８、Ｘ、（ＯＩＭ、　０２Ｎ）というコードは、
その出力側ではコードＯＯ，，ＦＦＨとして再現されて
いることになる。

しかしながら、この禁止コード再現部６の出力である２
５４ワードのデータでは、もはや不要になった置換法則
情報ｘ１、ｘ２が、その先頭に残っている。

そこで、このデータは、続いて置換法則除去部７に入力
され、ここで先頭にあるこれらのコードｘ１、Ｘ、が除
去され、且つ、上記したように、もとのデータレートへ
の変換を行なってから出力端子すに供給される。

以後、Ｄ−ＶＴＲ２０から供給される２５６ワードのデ
ータ毎に順次同じ処理を施して行くことにより、このＤ
−ＶＴＲ２０により与えられている禁止コードの制約を
受けること無く、所定のディジタル映像信号の記録、再
生を行なうことができるのである。

そして、この実施例の場合、データ処理量の増加は、２
５６／２５４倍、すなわち、約１．００８倍と僅かで済
むことになる。

次に、この実施例における各構成部分について、さらに
詳細に説明する。

まず、第２図は未使用コード検呂部２の一実施例で、こ
の実施例も、第１図で説明した実施例と同じく８ビツト
（ｎ＝８）で、２種の禁止コード（ｎ＝２）の場合のも
のである。

図において、入力端子２−１はデコーダ２−２に接続さ
れ、このデコーダ２−２の２５６個の出力は、それぞれ
２５６個のＲＳフリップ・フロップ２−３−１〜２−３
−２５６のＳ入力に接続されている。

そして、これらＲＳフリップ・フロップ２−３−１〜２
−３−２５６のＱ出力Ｓ１〜５２５６は、まず、−方の
組合せをなすＬ群のアンドゲート２−４−１〜２−４−
２５５の各一方の入力に接続されると共に、Ｑ出力Ｓ２
〜５２５６は、他方の組合せをなすＭ群のアンドゲート
２−５−２〜２−５−２５６の各一方の入力に接続され
る。

しかして、ＲＳフリップ・フロップ２−３−１のＱ出力
Ｓ１だけはアンドゲート２−５−２の他方の入力と、バ
スＣのＭ１人力とに接続され、同様にＲＳフリップ・フ
ロップ２−３−２５６のＱ出力５２５６はアンドゲート
２−４−２５５の他方の入力とバスＢの５２５６人力と
に接続されている。

さらに、Ｌ群のアンドゲート２−４−１〜２−４−２５
４の各他方の入力は、それぞれ図で上側にあるアンドゲ
ートの出力に接続され、同様にＭ群のアンドゲート２−
５−３〜２−５−２５６の各他方の入力は、それぞれ図
で下側にあるアンドゲートの出力に接続されている。

そして、全てのアンドゲートの出力はバスＢとバスＣの
各入力に接続されている。

次に、バスＢの２５６本の出力はエンコーダ２−６に入
力され、このエンコーダ２−６の出力が端子２−９ａに
出力される。他方、バスＣの同じく２５６本の出力はエ
ンコーダ２−７に入力され、このエンコーダ２−７の出
力がインクリメンタ２−８に入力され、このインクリメ
ンタ２−８の出力が端子２−９ｂに出力されるようにな
っている。

次に、動作について説明する。

まず、デコーダ２−２は、２５４ワードの８ビツトから
なるデータの各ワードが入力端子２−１から供給される
毎に、そのコードに応じて、２５６本の出力の中の、そ
れに対応した１本の出力レベルだけが１″′になり、残
りの２５５本の出力は″０′″レベルを保ったままにな
るように構成さ゛れている。

一方、２５６個のＲＳフリップ・フロップ２−３−１〜
２−３−２５６は、入力データの各ワードの始まり毎に
、端子２−１１から供給されるリセット信号によりリセ
ットされるようになっている。

この結果、入力データの各ワードの入力が終わる毎に、
２５６１ＮのＲＳフリップ・フロップ２−３−１〜２−
３−２５６の中で、そのコードに対応したＲＳフリップ
・フロップだけがセットされ、その出力Ｑがレベル“１
”になるから、結局、２５６ワードの入力データが供給
される毎に、その中に存在した未使用コードに対応した
ＲＳフリップ・フロップだけが、その出力レベル“０″
のままに保たれることになる。

次に、Ｌ群のアンドゲート２−４−１〜２−４−２５５
は、図示のように接続されている結果、ＲＳフリップ・
フロップ２−３−１〜２−３−２５６のＱ出力に現われ
た“ｌ”レベルと“Ｏｎレベルの内、５２５６側に最も
近い方の“Ｏ”レベルから１図の下側の出力を全て“Ｏ
Ｉ＋レベルにした出力を作成するように働き、他方、Ｍ
群のアンドゲート２−５−３〜２−５−２５６は、ＲＳ
フリップ・フロップ２−３−１〜２−３−２５６のＱ出
力に現われた“１ｎレベルと“Ｏ”レベルの内、Ｓｌ側
に最も近い方の“０ルベルから、図の上側の出力を全て
“ｏｎレベルにした出力を作成するように働く。

また、エンコーダ２−６とエンコーダ２−７は、それぞ
れバスＢとバスＣの２５６本の出力データから、そのレ
ベルが“０″から“１”に切換わる点に相当する値を８
ビツトデータとして出力するように構成されており、さ
らにエンコーダ２−７の出力は、インクリメンタ２−８
は、その入力データに＋１加算した出力を発生するよう
に構成されている。

この結果、出力端子２−９ａからは、エンコーダ２−６
の出力である、未使用コードの内、最も大きな値を示し
たコードＸ！が出力され、他方、出力端子２−９ｂから
は、エンコーダ２−７の出力にインクリメンタ２−８で
＋１加算されたことにより、未使用コードの内、最も小
さな値を示したコードＸ１が出力されることになり、結
局、上記した未使用コード検呂部２としての機能が得ら
れることになる。

なお、これらエンコーダ２−６とエンコーダ２〜７とし
ては、ＨＤ７４Ｌ３１４８などの名称で市場に供給され
ているＩＣを使用すればよい。

次に、禁止コード置換部３の一実施例を第３図により説
明する。

入力端子３−１　はシフトレジスタ３−２に接続され、
その出力は切換器３−７の入力接点Ｃと、コンパレータ
３−５．３−６の各Ｂ側入力端子に接続されている。

２個の未使用コード入力端子３−９ａ、３−９ｂは、そ
れぞれ、まずラッチ３−３．３−３の入力に接続され、
これらの出力が切換器３−７の入力接点ａ、ｂに接続さ
れている。

コンパレータ３−５．３−６のＡ側端子は、禁止コード
である００８、ＦＦ、に各々設定され、各出力は切換器
３−７の制御端子Ｃ１、Ｃ１に接続される。

切換器３−７の出力は、出力端子３−８へ接続される。

次に各部の動作について述べる。

まず、未使用コードの検出には少なくとも２５４ワ一ド
分の期間を要し、その期間は禁止コード置換が行なえな
い。そこで５Ｒ３−２を設け、データを一定期間保持し
ておく。

ラッチ３−３．３−４は、入力端子３−９ａ、３−９ｂ
へ印加される未使用コード値Ｘ１、Ｘ、を各々記憶保持
する働きをする。

コンパレータ３−５．３−６は５Ｒ３−２から出力され
るデータ中に０ＯｏｒＦＦが存在した際、出力論理を１
とする働きをする。

切換器３−７ハ、Ｃ８、Ｃ，−０，］：なッテイるとき
にはＣを選択して、５Ｒ３−２の内容を出力し、また、
ｃｌ、ｃ、＝１．０のときにはＸ、が印加されたａを、
そしてｃｌ、ｃ１＝０、■のときにはＸｌが印加された
ｂを、それぞれ選択して出力するものである。

この結果、データ中に含まれた００、ＦＦに応じて、切
換器３−７がコンパレータ３−５．３−６により制御さ
れ、禁止コードの置換が実行されることになる。

次に、置換法則付加部４の一実施例を第４図に示す。

Ａ入力端子４−１はＦｉＦｏ（ファーストイン・ファー
ストアウト）メモリ４−５の入力に、そしてＢ１、Ｂ、
入力端子４−２ａ、４−２ｂ　はラッチ４−３．４−４
の入力端子に、それぞれ接続される。

切換スイッチ４−６の入力端子ｄにはラッチ４−３の出
力が、入力端子ｅにはラッチ４−４の出力が、そして入
力端子ｆにはＦｉＦｏメモリ４−５の出力がそれぞれ接
続される。

以下、動作について述べる。

ラッチ４−３．４−４は、印加された未使用コードＸ１
、Ｘｌを各々記憶保持する働きをする。

ＦｉＦｏ４−５は、禁止コードが置換済となったデータ
２５４ワードの速度を２５６／２５４に速め、且つ、速
めたワード・レートにて２ワ一ド分遅延させて出力する
。

切換器４−６は、置換法則情報としてラッチ４−３．４
−４ノ出力Ｘ、、Ｘ、（００，ＦＦ（７）置換後データ
値）の２ワードを順次に選択し出力した後、ＦｉＦｏメ
モリ４−５の置換済データ２５４ワードを続いて出力す
る。

この結果、先頭２ワードに置換法則情報が付加され、そ
の後に置換済データを含むデータ列が端子４−７から出
力され、コード制限のある装置、又は伝送路の一種であ
るＤ−ＶＴＲ２０へ入力されることになる。

次に、置換法則抽出部５の一実施例を第５図に示す。

入力端子５−１は、ラッチ５−２．５−３の各々のデー
タ入力端子に、また、各々のデータ出力端子は、出力端
子５−４．５−５に接続される。なお、図では省略して
あるが、ラッチ５−２．５−３は、各々クロック端子ｃ
ｋを備えていて、この端子には、第１、第２の置換情報
がデータ端子に印加されたとき、グロックパルスが順次
印加されるようになっている。この結果、ラッチ５−２
．５−３は置換情報ｘ１、Ｘ、を各々ホールドし、次の
クロックパルス入力までの期間、これらの情報Ｘ１、Ｘ
、を出力し続けることになる。

第６図は、禁止コード再現部６の一実施例で、Ｄ−ＶＴ
Ｒ２０からの再生出力信号が印加される入力端子６−１
は、比較器６−４．６−５のＢ入力、及び切換器６−６
のｆ入力へ接続される。

置換情報Ｘ２、ｘ８が印加される端子６−２．６−３は
、各々比較器６−４．６−５の六入力へ接続されている
。

比較器６−４．６−５の各出力は切換器６−６のＣ，、
Ｃ４の制御入力へ接続される６切換器６−６のｄ、ｅ入
力へは各々禁止コードである０ＯＩ４、ＦＦ、が印加さ
れ、出力信号端子は端子６−７接続される。

以下動作について述べる。

比較器６−４．６−５は六入力とＢ入力が一致したとき
に論理１を、そして不一致のときには論理０を出力する
ものとする。

切換器６−６は、制御入力Ｃ３、Ｃ４が１、Ｏのときに
はｄ入力を、０．１のときにはｅ入力を、そして０、Ｏ
のときにはｆ入力をそれぞれ選択するものとする。

この結果、００．、ＦＦ１４を置換したコードであるる
ｘｌ、又はＸ、が端子６−１へ入力されると、比較器か
らは１．０、又はＯｌｌが出力され、これに応すて００
．４、又はＦＦＨが切換器６−６により選択出力される
ことになり、禁止コード００８、又はＦＦ、４が再現さ
れる。

次に、置換法則除去部７の構成を第７図に示す。

入力端子７−１はＦｉＦｏメモリ７−２のデータ入力端
子に接続され、このＦｉＦｏメモリ７−２のデータ出力
は出力端子７−３に接続される。なお、図では省略した
が、書込み、読出し各々にクロック及び、リセット端子
があり、グロックパルスは書込時は２５６／２５４に速
めたレート、読出し時は第１図の端子ａへ印加されるレ
ートとする。また、リセットパルスの場合、書込側は２
５６ワード毎に、置換法則情報後のデータに同期して入
力することで、メモリ内空間の一番地へは禁止コード再
現部の２５４ワードの先頭データが記憶される形の位相
とする。そして、読出し側は、元のグロックレートにて
２５４ワード毎に入力することで、ＦｉＦｏメモリ７−
２の１〜２５４番地のみが読出され、２５５．２５６番
地に記憶されている、次の２５４ワ一ド時用の置換法則
情報は出力されない。

この結果、置換法則情報が除去され、端子ａに印加した
データと全く同じ構成とレートのデータが得られる。

なお、以上に述べた実施例で使用したラッチ３−３．４
−３．５−２などとしては、例えばＨＤ７４Ｌ５３７４
などとして知られているＩＣを、比較器３−５．３−６
．６−４．６−５などにはＨＤ７４ＬＳ８５、切換器３
−７．６−６としてはＨＤ７４ＬＳ１５３、ＦｉＦｏメ
モリ４−５．７−２にはμＰＤ４２５０５、そして５Ｒ
３−２にはＳＭ５８２８などのＩＣを利用すれば良い。

また、これまでの説明は、禁止コードが２種の場合を例
として示したが２種以上の場合の実施例はディジタル技
術に関連した職種の者であれば容易に類推できるため省
略する。

次に、第８図は、未使用コード検出部２の別の一実施例
で、図において、入力端子２−１は、切換器２−１８の
ａ入力と、切換器２−１９のｂ入力へ接続される。そし
て各切換器の出力は、メモリ２−１０と２−１１のアド
レス入力に接続される。

カウンタ２−１２の出力は切換器２−１８のｂ入力と、
切換器２−１９のａ入力、それにラッチ２−１７−１〜
２−１７−　ｎのデータ入力端子へ接続される。

メモリ２−１０．２−１１の入カニは切換器２−１４．
２−１５の出力端子に接続され、これらのメモリ２−１
０．２−１１の出力○は切換器２−１６の接点す、ａへ
各々接続される。

クロックコントローラ２−１３の出力Ｃ１〜Ｃｎはラッ
チ２−１７−１〜２−１７−　ｎのＣＫ端子に接続され
、その制御端子ＥＮには切換器２−１６の出力端子が接
続される。

ラッチ２−１７−１〜２−１７−　ｎのＱ出力は各々端
子２−９−１〜２−９−　ｎに接続される。

次に、この実施例の動作について説明する。

切換器２−１４．２−１５．２−１６．２−１８．２−
１９は、２５４ワード毎に、全てａ側、ｂ側を交互に選
択する。切換器２−１４はａ側に１、ｂ側に０、切換器
２−１５はａ側に０、ｂ側に１の論理レベルを印加して
おく。

クロックコントローラ２−１３は、リセット後、ＥＮ端
子に論理Ｏが入力されると、Ｃ１端子にだけ所定のパル
スを１個、出力する。次に論理○が入力されるとＣ１端
子にのみ１個のパルスを出力、以後、論理０が入力され
る都度、Ｃ１、Ｃ４・・・・・・と順次、１個のパルス
を出力するよう動作するものとする。なお、Ｒ端子にリ
セット信号が入力されると、再度Ｃ１端子に戻ってパル
ス出力を行なうよう動作するものとする。

第１の２５４ワードの期間に、各切換器においてａ側が
選択されたとすると、禁止コードを含むデータは、メモ
リ２−１０のアドレス端子へ印加される。そのため、使
用されたコードに相当するメモリ２−ＩＯのアドレスの
データ内容は論理ｌとなる。そして、この第１の期間中
、メモリ２−１１には、カウンタ２−１２から００．−
ＦＦ、値がアドレスに印加され、内容が順次読出された
直後、論理Ｏが記憶されていく。

次に、第２の２５４ワードの期間には、ｂ側が選択され
、未使用コードのアドレスに対応するデータ内容が論理
Ｏのままとなったメモリ２−１０は、カウンタ２−１２
により○ＯＭ〜Ｆ　Ｆ　Ｍの値がアドレスに印加される
リード・モディファイ・ライト処理により、第１の期間
に記憶されたデータが読出されるとともに、論理０が書
き込まれ、メモリ内容を順々にリセットしていく。この
結果、メモリから０が出力された際のカウンタ２−１２
の出力値は、未使用であったコードと同一になる。

そこで、前述したように動作するクロックコントローラ
２−１３は、ＥＮ端子０時パルスを出力することで未使
用コード値を若い順にラッチ２−１７−１〜２−１７−
　ｎへ保持させていく。

こうして第２の２５４ワ一ド終了時には、未使用コード
がラッチに保持完了するとともに、メモリ２−ＩＯはリ
セット完了し、メモリ２−１１へは第２の２５４ワード
中の未使用コードに関する情報が記憶されていることに
なる。

以後、以上述べた動作を繰返すことで、未使用コードの
検出が実行され続ける。

ところで、未使用コードが偶然、禁止コードとなってし
まった場合は、使用可能なコードの１種をＸ、＝Ｘ、と
して送り、この条件の際には禁止コード再現を行なわな
いように切換器６−６（第６図）を制御する等の処理が
必要である。

また、一部の未使用コードが禁止コードとなってしまっ
た場合は、あらかじめ、置換情報は小−大という順序に
従って付加することとし、大→小になった以降の置換情
報は、使用しないようにする制御を置換法則付加部４、
禁止コード再現部６に組込む必要がある。

〔発明の効果〕

本発明によれば、２”個のデータに対して０個の置換情
報を付加するだけで、ディジタルビデオテープレコーダ
（Ｄ−Ｖ　Ｔ　Ｒ）やディジタル伝送システムなどの信
号伝送処理系における禁止コードの制約をなくすことが
でき、この結果、僅かなデータ量、すなわち、（２”）
／（２”−Ｑ）のデータ増加を伴うだけで所定のディジ
タル映像信号の記録、再生を行なうことができる。

【図面の簡単な説明】

第１図は本発明による符号化装置の一実施例を示すブロ
ック図、第２図は未使用コード検出部の一実施例を示す
ブロック図、第３図は禁止コード置換部の一実施例を示
すブロック図、第４図は置換法則付加部の一実施例を示
すブロック図、第５図は置換法則抽出部の一実施例を示
すブロック図、第６図は禁止コード再現部の一実施例を
示すブロック図、第７図は置換法則除去部の一実施例を
示すブロック図、第８（！Ｉは未使用コード検出部の他
の一実施例を示すブロック図である。 ２・・・・・・未使用コード検出部、３・・・・・・禁
止コード置換部、４・・・・・・置換法則付加部、５・
・・・・・置換法則抽出部、６・・・・・・禁止コード
再現部、７・・・・・・置換法則除去部、１ｏ・・・・
・・第１の符号変換装置、２０・・・第５図 第７図

Claims (1)

1. 【特許請求の範囲】 １、処理可能ビット幅ｎ（ｎ＞２）で、ｌ種類（ｎ＞ｌ
   ≧２）の禁止コードを有する信号伝送処理系において、
   逐次伝送処理すべき２＾ｎビットの入力データを取り込
   み、その中の（２＾ｎ−ｌ）個のデータ中に存在する未
   使用コードを検出し、上記入力データ中に現われた上記
   禁止コードを予め設定してある所定の置換法則に基づい
   て上記未使用コードに置換した上で該所定の置換法則を
   表わすデータを付加して出力する第１の符号変換手段と
   、入力されたデータから上記所定の置換法則を表わすデ
   ータを抽出し、この抽出したデータに基づいて上記入力
   データ中の未使用コードに置換されているコードを元の
   コードに戻して出力する第２の符号変換手段とを設け、
   上記信号伝送処理系の入力を上記第１の符号変換手段の
   出力とし、上記信号伝送処理系の出力を上記第２の符号
   変換手段を介して取り出すように構成したことを特徴と
   する符号化装置。 ２、請求項１の発明において、上記入力データ中の未使
   用コードが上記禁止コードと一致したとき、上記所定の
   置換法則を表わすデータの付加順序を変更する手段が上
   記第１の符号変換手段に設けられていると共に、このデ
   ータの付加順序の変更を検出して、上記入力データ中の
   未使用コードに置換されているコードを元のコードに戻
   す処理を抑制し停止する手段が上記第２の符号変換手段
   に設けられていることを特徴とする符号化装置。