JP2991244B2

JP2991244B2 - 符号化装置

Info

Publication number: JP2991244B2
Application number: JP2306199A
Authority: JP
Inventors: 敦宮下
Original assignee: Hitachi Denshi KK
Current assignee: Hitachi Denshi KK
Priority date: 1990-11-14
Filing date: 1990-11-14
Publication date: 1999-12-20
Anticipated expiration: 2014-12-20
Also published as: JPH04179344A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、処理可能ビット幅が例えば８で、例えば２
種の禁止コードを有するディジタルビデオテープレコー
ダ（Ｄ−VTR）やディジタル伝送システムなどの信号伝
送処理系における符号化装置に関する。

〔発明の概要〕

或る種のＤ−VTRなどでは、そのビット数で定まるコ
ード数の全てを処理することはできず、いくつかの禁止
コードを有する。これは、例えば８ビットのＤ−VTRで
は、00_HとFF_Hの２種のコードは同期タイミングの検出用
に割り当てられているためであり、従って、この場合に
は２種の禁止コードがあることになり、記録可能なビデ
オ信号に制約を生じる。

本発明では、一般にｎビット、例えば８ビットのデー
タ列において、ｌ種の、例えば２種の禁止コードがある
場合、このデータ列の中の（2ⁿ−ｌ）個、例えば254ワ
ードのデータだけを取り出し、その中のコードの種類数
を調べると、最大でも254種類のコードしか存在せず、
このため、その中には未使用コードが存在する確立が極
めて高いことに着目し、この未使用コードを利用して、
入力信号データ中に禁止コードが現われたときには、こ
れを上記未使用コードに置換することにより禁止コード
の制約を免れ、その記録や伝送などの処理を可能にした
ものである。

このため、例えば、上記の８ビットの場合、254ワー
ドのから２種の未使用コードX₁とX₂を検出し、入力信号
中に現われてしまった禁止コード00_HとFF_Hの２種のコー
ドを、この未使用コードX₁とX₂に置換する。以後、254
ワードのデータ列に禁止コード00_HとFF_Hの置換データで
あるX₁とX₂を、例えば、その先頭に、置換情報として付
加し、２ワード＋254ワードの計256ワードのデータ構成
に変換する。以後、254ワードごとに各々、この置換の
内容を表わす情報であるX₁、X₂を付加してからＤ−VTR
などによる処理に移す。

次に、Ｄ−VTRなどからの出力信号は、まず、256ワー
ドのデータの先頭にある置換情報X₁、X₂を取り出し、こ
の情報を基にして残りの254ワードの中に存在するX₁、X
₂のコードをもつデータを、元のコード00_HとFF_Hに変換
するのである。

そして、この結果、８ビットの全てのデータを256/25
4倍に増加させるだけで禁止コードの制約から逃れるこ
とができる。

〔従来の技術〕

ディジタル技術の進歩に伴い、近年、テレビジョン信
号などの映像信号の記録や伝送などに際しても、ディジ
タル技術の適用が多くなっているが、その一環としてＤ
−VTRがある。

ところで、このＤ−VTRでは、ディジタル映像信号の
記録に際して、そのビット数で定まるコードの全ての種
類を処理することはできず、いくつかの禁止コードを有
する。これは、例えば８ビットのＤ−VTRでは、00_HとFF
_Hの２種のコードは同期タイミングの検出用に割り当て
られているためであり、従って、この場合には２種の禁
止コードがあることになり、記録可能なビデオ信号に制
約を生じる。

これを一般化して言えば、処理可能ビット幅ｎ（ｎ＞
２）で、ｌ種類（ｎ＞ｌ≧２）の禁止コードを有する信
号伝送処理系では、そこでの処理可能な入力信号に制約
があることになる。

そこで、このような制約を受けないようにするための
従来技術として、例えば、ｎ＝８の場合における６→７
変換技法がある。

この６→７変換技法では、まず、入力可能コードの01
_H〜FE_Hを001_H〜0FE_Hという９ビットのコードに変換す
る。次に、禁止コードである00_HとFF_Hは、それぞれ10
F_H、1F0_Hの９ビットのコードに変換する。そして、８ビ
ット、６ワードの元のデータを９ビット、６ワードのデ
ータに変換した後、各々から生じた９ビット目のビット
データを集め、７ワード目の変換データとする。具体的
に言えば、６ワードの変換により生じた合計６個の９ビ
ット目のデータを、７ワード目のデータの下位側のビッ
ト１〜ビット６に割り当てるのである。そして、７ワー
ド目の上位２ビット分のデータ、つまりビット７とビッ
ト８には、７ワード目のデータが禁止コードである00_H
とFF_Hとならないように、“1"と“0"を強制的に割り当
て、８ビット構成とした７ワード目のデータを作るので
ある。

この結果、上記禁止コードを有するＤ−VTRによる記
録が可能になる。

一方、再生時には、以上と逆の変換を行なうことによ
り、７ワードの変換データから元の８ビット、６ワード
のデータを得ることができる。

従って、この従来技術によれば、６ワードを７ワード
に変換することによるデータ量の7/6倍への増加を許容
することにより、禁止コードの制約を除くことができ
る。

〔発明が解決しようとする課題〕

上記従来技術は、データ処理量の増加について配慮が
されておらず、処理速度を上げる必要があり、コストア
ップを伴い易いという欠点があった。

具体的には、上記した場合には、データ処理量は7/6
倍（約1.17倍）になり、かなりの処理速度の上昇を必要
とすることになる。

本発明の目的は、上記した従来技術の欠点に充分に対
処でき、僅かなデータ処理量の増加で確実に禁止コード
による制約が逃れるようにした符号化装置を提供するこ
とにある。

具体例としては、上記の場合、本発明によれば、256/
254倍（約1.008倍）のデータ処理量の増加で済む。

〔課題を解決するための手段〕

上記目的を達成するため、本発明は、一般にｎビッ
ト、例えば８ビットのデータ列において、ｌ種の、例え
ば２種の禁止コードがある場合、このデータ列の中の
（2ⁿ−ｌ個、例えば254ワードのデータだけを取り出
し、その中のコードの種類数を調べると、最大でも254
種類のコードしか存在せず、このため、その中には未使
用コードが存在する確率が極めて高いことに着目し、こ
の未使用コードを利用して、入力信号データ中に禁止コ
ードが現われたときには、これを上記未使用コードに置
換するようにしたものである。

例えば、上記の８ビットの場合、254ワードのから２
種の未使用コードX₁とX₂を検出し、入力信号中に現われ
てしまった禁止コード00_HとFF_Hの２種のコードを、この
未使用コードX₁とX₂に置換する。以後、254ワードのデ
ータ列に禁止コード00_HとFF_Hの置換データであるX₁とX₂
を、例えば、その先頭に、置換情報として付加し、２ワ
ード＋254ワードの計256ワードのデータ構成に変換す
る。以後、254ワードごとに各々、この置換の内容を表
わす情報であるX₁、X₂を付加してからＤ−VTRなどによ
る処理に移す。

〔作用〕

入力信号に禁止コードが現われた場合、それを変換し
て処理するのであるが、このとき、未使用コードに置換
しているので、これの処理に新たなビットは不要であ
る。しかして、この置換を戻すのに情報の付加が必要に
なるが、これに必要なデータ量の増加は禁止コードの種
類に対応した数だけとなるので、ごく僅かで済むことに
なる。

〔実施例〕

以下、本発明による符号化装置について、図示の実施
例により詳細に説明する。

第１図は本発明の一実施例で、図において、10は第１
の符号変換装置、20はＤ−VTR、そして30は第２の符号
変換装置である。

第１の符号変換装置10は、図示のように、未使用コー
ド検出部２と、禁止コード置換部３、及び置換法則付加
部４で構成され、入力端子ａに供給されたディジタル化
映像信号を入力データとして取り込み、その中の（2ⁿ−
ｌ）個のデータ中に存在する未使用コードを検出し、上
記入力データ中に現われた上記禁止コードを予め設定し
てある所定の置換法則に基づいて上記未使用コードに置
換した上で該所定の置換法則を表わすデータを付加して
出力端子ｂに出力する働きをする。

Ｄ−VTR20は禁止コードを有するもので、この実施例
ではＤ−VTRとなっているが、一般的にはＤ−VTRに限ら
ず、処理可能ビット幅ｎ（ｎ＞２）で、ｌ種類（ｎ＞ｌ
≧２）の禁止コードを有する信号伝送処理系ならどのよ
うなディジタル信号処理装置であってもよい。

第２の符号変換装置30は、これも図示のように、置換
法則抽出部５と、禁止コード再現部６、それに置換法則
除去部７で構成され、入力端子ｃから供給されたデータ
から上記所定の置換法則を表わすデータを抽出し、この
抽出したデータに基づいて上記入力データ中の未使用コ
ードに置換されているコードを元のコードに戻して出力
端子ｄに出力する働きをする。

次に、この実施例の動作について説明する。

まず、この実施例では、Ｄ−VTR20の処理可能ビット
幅ｎが８で、禁止コードの種類が２、つまりｌ＝２で、
それらは00_HとFF_Hであるとする。

入力端子ａに処理すべきディジタル映像信号が供給さ
れると、まず未使用コード検出部２は、この８ビットの
データD₁〜D₂₅₄からなる254ワードのデータを調べ、そ
の中に存在していないコード、つまり未使用となってい
るコードを少なくとも２種検出する。ここでは、この存
在していないコードの内の２個が01_Hと02_Hであったとす
る。

そこで、未使用コード検出部２は、このコード01_Hと0
2_Hを未使用コードX₁、X₂と定め、それを禁止コード置換
部３の制御端子と置換法則付加部４のB₁、B₂入力とに出
力する。

禁止コード置換部３は、この制御端子に入力された未
使用コードX₁、X₂に基づいて、入力端子ａから供給され
ている254ワードのデータD₁〜D₂₅₄に対して処理を行な
い、第１の禁止コードである00_Hは未使用コードX₁（＝0
1_H）に置換して出力し、第２の禁止コードであるFF_Hは
未使用コードX₂（＝02H）に置換して出力する。そし
て、その他のコード03_H〜FE_Hに対しては何も処理を与え
ず、そのままで出力する。

従って、この禁止コード置換部３からは、禁止コード
が01_H、02_Hに置換された「D₁′、D₂′、……D₂₅₄′」の
254ワードのデータが出力され、これが置換法則付加部
４のＡ入力に供給されることになる。

置換法則付加部４は、禁止コードを置換したコードで
ある未使用コードX₁、X₂を表わす８ビット、２ワードの
コードを、置換法則を表わす情報データとして、上記の
「D₁′、D₂′、……D₂₅₄′」の254ワードからなるデー
タの先頭に付加し、「X₁、X₂、D₁′、D₂′、……
D₂₅₄′」という並びからなる256ワードのデータとして
出力し、それをＤ−VTR20に供給する。

このとき、254ワードのデータを256ワードのデータと
して出力するのであるから、入力端子ａでのデータ入力
レートは、Ｄ−VTR20のデータ入力レートの254/256倍と
低く設定しておく必要がある。

以下、このようにして、順次入力端子ａに供給される
データの254ワード毎に同じ処理を繰返し、256ワードの
データとしてＤ−VTR20に供給し、記録して行くのであ
る。

次に、このようにしてＤ−VTR20に記録したあと、こ
の記録された信号が再生されると、この信号は、まず、
置換法則抽出部５に供給され、ここで256ワードの先頭
にあるコードX₁（＝01_H）、X₂（＝02_H）が置換法則情報
として抽出される。そして、この８ビット、２ワードの
コードからなる置換法則情報X₁、X₂は禁止コード再現部
６に供給される。

そこで、この禁止コード再現部６は、置換法則情報
X₁、X₂に基づいて、この後に続く254ワードのデータ「D
₁′、D₂′……D₂₅₄′」を順次調べ、その中に存在するX
₁、X₂（この実施例では、01_H、02_Hとなる）というコー
ドを、今度は、それぞれコード00_H、FF_Hに逆に変換して
出力すると共に、このコードX₁、X₂以外のコード（この
実施例では、03_H〜FE_H）は元のままで、そのまま出力す
るのである。

この結果、この禁止コード再現部６の入力側でデータ
「D₁′、D₂′、……D₂₅₄′」の中に存在したX₁、X₂（01
_H、02_H）というコードは、その出力側ではコード00_H、F
F_Hとして再現されていることになる。

しかしながら、この禁止コード再現部６の出力である
254ワードのデータでは、もはや不要になった置換法則
情報X₁、X₂が、その先頭に残っている。

そこで、このデータは、続いて置換法則除去部７に入
力され、ここで先頭にあるこれらのコードX₁、X₂が除去
され、且つ、上記したように、もとのデータレートへの
変換を行なってから出力端子ｂに供給される。

以後、Ｄ−VTR20から供給される256ワードのデータ毎
に順次同じ処理を施して行くことにより、このＤ−VTR2
0により与えられている禁止コードの制約を受けること
無く、所定のディジタル映像信号の記録、再生を行なう
ことができるのである。

そして、この実施例の場合、データ処理量の増加は、
256/254倍、すなわち、約1.008倍と僅かで済むことにな
る。

次に、この実施例における各構成部分について、さら
に詳細に説明する。

まず、第２図は未使用コード検出部２の一実施例で、
この実施例も、第１図で説明した実施例と同じく８ビッ
ト（ｎ＝８）で、２種の禁止コード（ｌ＝２）の場合の
ものである。

図において、入力端子２−１はデコーダ２−２に接続
され、このデコーダ２−２の256個の出力は、それぞれ2
56個のRSフリップ・フロップ２−３−１〜２−３−256
のＳ入力に接続されている。

そして、これらRSフリップ・フロップ２−３−１〜２
−３−256のＱ出力S1〜S256は、まず、一方の組合せを
なすＬ群のアンドゲート２−４−１〜２−４−255の各
一方の入力に接続されると共に、Ｑ出力S2〜S256は、他
方の組合せをなすＭ群のアンドゲート２−５−２〜２−
５−256の各一方の入力に接続される。

しかして、RSフリップ・フロップ２−３−１のＱ出力
S1だけはアンドゲート２−５−２の他方の入力と、バス
ＣのM1入力とに接続され、同様にRSフリップ・フロップ
２−３−256のＱ出力S256はアンドゲート２−４−255の
他方の入力とバスＢのL256入力とに接続されている。

さらに、Ｌ群のアンドゲート２−４−１〜２−４−25
4の各他方の入力は、それぞれ図で上側にあるアンドゲ
ートの出力に接続され、同様にＭ群のアンドゲート２−
５−３〜２−５−256の各他方の入力は、それぞれ図で
下側にあるアンドゲートの出力に接続されている。

そして、全てのアンドゲートの出力はバスＢとバスＣ
の各入力に接続されている。

次に、バスＢの256本の出力はエンコーダ２−６に入
力され、このエンコーダ２−６の出力が端子２−9aに出
力される。他方、バスＣの同じく256本の出力はエンコ
ーダ２−７に入力され、このエンコーダ２−７の出力が
インクリメンタ２−８にに入力され、このインクリメン
タ２−８の出力が端子２−9bに出力されるようになって
いる。

次に、動作について説明する。

まず、デコーダ２−２は、254ワードの８ビットから
なるデータの各ワードが入力端子２−１から供給される
毎に、そのコードに応じて、256本の出力の中の、それ
に対応した１本の出力レベルだけが“1"になり、残りの
255本の出力は“0"レベルを保ったままになるように構
成されている。

一方、256個のRSフリップ・フロップ２−３−１〜２
−３−256は、入力データの各ワードの始まり毎に、端
子２−11から供給されるリセット信号によりリセットさ
れるようになっている。

この結果、入力データの各ワードの入力が終わる毎
に、256個のRSフリップ・フロップ２−３−１〜２−３
−256の中で、そのコードに対応したRSフリップ・フロ
ップだけがセットされ、その出力Ｑがレベル“1"になる
から、結局、256ワードの入力データが供給される毎
に、その中に存在した未使用コードに対応したRSフリッ
プ・フロップだけが、その出力レベル“0"のままに保た
れることになる。

次に、Ｌ群のアンドゲート２−４−１〜２−４−255
は、図示のように接続されている結果、RSフリップ・フ
ロップ２−３−１〜２−３−256のＱ出力に現われた
“1"レベルと“0"レベルの内、S256側に最も近い方の
“0"レベルから、図の下側の出力を全て“0"レベルにし
た出力を作成するように働き、他方、Ｍ群のアンドゲー
ト２−５−３〜２−５−256は、RSフリップ・フロップ
２−３−１〜２−３−256のＱ出力に現われた“1"レベ
ルと“0"レベルの内、S1側に最も近い方の“0"レベルか
ら、図の上側の出力を全て“0"レベルにした出力を作成
するように働く。

また、エンコーダ２−６とエンコーダ２−７は、それ
ぞれバスＢとバスＣの256本の出力データから、そのレ
ベルが“0"から“1"に切換わる点に相当する値を８ビッ
トデータとして出力するように構成されており、さらに
エンコーダ２−７の出力は、インクリメンタ２−８は、
その入力データに＋１加算した出力を発生するように構
成されている。

この結果、出力端子２−9aからは、エンコーダ２−６
の出力である、未使用コードの内、最も大きな値を示し
たコードX₂が出力され、他方、出力端子２−9bからは、
エンコーダ２−７の出力にインクリメンタ２−８で＋１
加算されたことにより、未使用のコードの内、最も小さ
な値を示したコードX₁が出力されることになり、結局、
上記した未使用コード検出部２としての機能が得られる
ことになる。

なお、これらエンコーダ２−６とエンコーダ２−７と
しては、HD74LS148などの名称で市場に供給されているI
Cを使用すればよい。

次に、禁止コード置換部３の一実施例を第３図により
説明する。

入力端子３−１はシフトレジスタ３−２に接続され、
その出力は切換器３−７の入力接点ｃと、コンパレータ
３−５、３−６の各Ｂ側入力端子に接続されている。

２個の未使用コード入力端子３−9a、３−9bは、それ
ぞれ、まずラッチ３−３、３−３の入力に接続され、こ
れらの出力が切換器３−７の入力接点ａ、ｂに接続され
ている。

コンパレータ３−５、３−６のＡ側端子は、禁止コー
ドである00_H、FF_Hに各々設定され、各出力は切換器３−
７の制御端子c₁、c₂に接続される。

切換器３−７の出力は、出力端子３−８へ接続され
る。

次に各部の動作について述べる。

まず、未使用コードの検出には少なくとも254ワード
分の期間を要し、その期間は禁止コード置換が行なえな
い。そこでSR3−２を設け、データを一定期間保持して
おく。

ラッチ３−３、３−４は、入力端子３−9a、３−9bへ
印加される未使用コード値X₁、X₂を各々記憶保持する働
きをする。

コンパレータ３−５、３−６はSR3−２から出力され
るデータ中に00orFFが存在した際、出力論理を１とする
働きをする。

切換器３−７は、c₁、c₂＝０、０になっているときに
はｃを選択して、SR3−２の内容を出力し、また、c₁、c
₂＝１、０のときにはX₁が印加されたａを、そしてc₁、c
₂＝０、１のときにはX₂が印加されたｂを、それぞれ選
択して出力するものである。

この結果、データ中に含まれた00、FFに応じて、切換
器３−７がコンパレータ３−５、３−６により制御さ
れ、禁止コードの置換が実行されることになる。

次に、置換法則付加部４の一実施例を第４図に示す。

Ａ入力端子４−１はFiFo（ファーストイン・ファース
トアウト）メモリ４−５の入力に、そしてB₁、B₂入力端
子４−2a、４−2bはラッチ４−３、４−４の入力端子
に、それぞれ接続される。

切換スイッチ４−６の入力端子ｄにはラッチ４−３の
出力が、入力端子ｅにはラッチ４−４の出力が、そして
入力端子ｆにはFiFoメモリ４−５の出力がそれぞれ接続
される。

以下、動作について述べる。

ラッチ４−３、４−４は、印加された未使用コード
X₁、X₂を各々記憶保持する働きをする。

FiFo4−５は、禁止コード置換済となったデータ254ワ
ードの速度を256/254に速め、且つ、速めたワード・レ
ートにて２ワード分遅延させて出力する。

切換器４−６は、置換法則情報としてラッチ４−３、
４−４の出力X₁、X₂（00、FFの置換後データ値）の２ワ
ードを順次に選択し出力した後、FiFoメモリ４−５の置
換済データ254ワードを続いて出力する。

この結果、先頭２ワードに置換法則情報が付加され、
その後に置換済データを含むデータ列が端子４−７から
出力され、コード制限のある装置、又は伝送路の一種で
あるＤ−VTR20へ入力されることになる。

次に、置換法則抽出部５の一実施例を第５図に示す。

入力端子５−１は、ラッチ５−２、５−３の各々のデ
ータ入力端子に、また、各々のデータ出力端子は、出力
端子５−４、５−５に接続される。なお、図では省略し
てあるが、ラッチ５−２、５−３は、各々クロック端子
ckを備えていて、この端子には、第１、第２の置換情報
がデータ端子に印加されたとき、クロックパルスが順次
印加されるようになっている。この結果、ラッチ５−
２、５−３は置換情報X₁、X₂を各々ホールドし、次のク
ロックパルス入力までの期間、これらの情報X₁、X₂を出
力し続けることになる。

第６図は、禁止コード再現部６の一実施例で、Ｄ−VT
R20からの再生出力信号が印加される入力端子６−１
は、比較器６−４、６−５のＢ入力、及び切換器６−６
のｆ入力へ接続される。

置換情報X₁、X₂が印加される端子６−２、６−３は、
各々比較器６−４、６−５のＡ入力へ接続されている。

比較器６−４、６−５の各出力は切換器６−６のc₃、
c₄の制御入力へ接続される。切換器６−６のｄ、ｅ入力
へは各々禁止コードである00_H、FF_Hが印加され、出力信
号端子は端子６−７接続される。

以下動作について述べる。

比較器６−４、６−５はＡ入力とＢ入力が一致したと
きに論理１を、そして不一致のときには論理０を出力す
るものとする。

切換器６−６は、制御入力c₃、c₄が１、０のときには
ｄ入力を、０、１のときにはｅ入力を、そして０、０の
ときにはｆ入力をそれぞれ選択するものとする。

この結果、00_H、FF_Hを置換したコードであるX₁、又は
X₂が端子６−１へ入力されると、比較器からは１、０、
又は０、１が出力され、これに応じて00_H、又はFF_Hが切
換器６−６により選択出力されることになり、禁止コー
ド00_H、又はFF_Hが再現される。

次に、置換法則除去部７の構成を第７図に示す。

入力端子７−１はFiFoメモリ７−２のデータ入力端子
に接続され、このFiFoメモリ７−２のデータ出力は出力
端子７−３に接続される。なお、図では省略したが、書
込み、読出し各々にクロック及び、リセット端子があ
り、クロックパルスは書込時は256/254に速めたレー
ト、読出し時は第１図の端子ａへ印加されるレートとす
る。また、リセットパルスの場合、書込側は256ワード
毎に、置換法則情報後のデータに同期して入力すること
で、メモリ内空間の一番地へは禁止コード再現済の254
ワードの先頭データが記憶される形の位相とする。そし
て、読出し側は、元のクロックレートにて254ワード毎
に入力することで、FiFoメモリ７−２の１〜254番地の
みが読出され、255、256番地に記憶されている、次の25
4ワード時用の置換法則情報は出力されない。

この結果、置換法則情報が除去され、端子ａに印加し
たデータと全く同じ構成とレートのデータが得られる。

なお、以上に述べた実施例で使用したラッチ３−３、
４−３、５−２などとしては、例えばHD74LS374などと
して知られているICを、比較器３−５、３−６、６−
４、６−５などにはHD74LS85、切換器３−７、６−６と
してはHD74LS153、FiFoメモリ４−５、７−２にはμPD4
2505、そしてSR3−２にはSM5828などのICを利用すれば
良い。

また、これまでの説明は、禁止コードが２種の場合を
例として示したが２種以上の場合の実施例はディジタル
技術に関連した職種の者であれば容易に類推できるため
省略する。

次に、第８図は、未使用コード検出部２の別の一実施
例で、図において、入力端子２−１は、切換器２−18の
ａ入力と、切換器２−19のｂ入力へ接続される。そして
各切換器の出力は、メモリ２−10と２−11のアドレス入
力に接続される。

カウンタ２−12の出力は切換器２−18のｂ入力と、切
換器２−19のａ入力、それにラッチ２−17−１〜２−17
−ｎのデータ入力端子へ接続される。

メモリ２−10、２−11の入力Ｉは切換器２−14、２−
15の出力端子に接続され、これらのメモリ２−10、２−
11の出力Ｏは切換器２−16の接点ｂ、ａへ各々接続され
る。

クロックコントローラ２−13の出力C₁〜Cnはラッチ２
−17−１〜２−17−ｎのCK端子に接続され、その制御端
子ENには切換器２−16の出力端子が接続される。

ラッチ２−17−１〜２−17−ｎのＱ出力は各々端子２
−９−１〜２−９−ｎに接続される。

次に、この実施例の動作について説明する。

切換器２−14、２−15、２−16、２−18、２−19は、
254ワード毎に、全てａ側、ｂ側を交互に選択する。切
換器２−14はａ側に１、ｂ側に０、切換器２−15はａ側
に０、ｂ側に１の論理レベルを印加しておく。

クロックコントローラ２−13は、リセット後、EN端子
に論理０が入力されると、C₁端子にだけ所定のパルスを
１個、出力する。次に論理０が入力されるとC₂端子にの
み１個のパルスを出力、以後、論理０が入力される都
度、C₃、C₄……と順次、１個のパルスを出力するよう動
作するものとする。なお、Ｒ端子にリセット信号が入力
されると、再度C₁端子に戻ってパルス出力を行なうよう
動作するものとする。

第１の254ワードの期間に、各切換器においてａ側が
選択されたとすると、禁止コードを含むデータは、メモ
リ２−10のアドレス端子へ印加される。そのため、使用
されたコードに相当するメモリ２−10のアドレスのデー
タ内容は論理１となる。そして、この第１の期間中、メ
モリ２−11には、カウンタ２−12から00_H〜FF_H値がアド
レスに印加され、内容が順次読出された直後、論理０が
記憶されていく。

次に、第２の254ワードの期間には、ｂ側が選択さ
れ、未使用コードのアドレスに対応するデータ内容が論
理０のままとなったメモリ２−10は、カウンタ２−12に
より00_H〜FF_Hの値がアドレスに印加されるリード・モデ
ィファイ・ライト処理により、第１の期間に記憶された
データが読出されるとともに、論理０が書き込まれ、メ
モリ内容を順々にリセットしていく。この結果、メモリ
から０が出力された際のカウンタ２−12の出力値は、未
使用であったコードと同一になる。

そこで、前述したように動作するクロックコントロー
ラ２−13は、EN端子０時パルスを出力することで未使用
コード値を若い順にラッチ２−17−１〜２−17−ｎへ保
持させていく。

こうして第２の254ワード終了時には、未使用コード
がラッチに保持完了するとともに、メモリ２−10はリセ
ット完了し、メモリ２−11へは第２の254ワード中の未
使用コードに関する情報が記憶されていることになる。

以後、以上述べた動作を繰返すことで、未使用コード
の検出が実行され続ける。

ところで、未使用コードが偶然、禁止コードとなって
しまった場合は、使用可能なコードの１種をX₁＝X₂とし
て送り、この条件の際には禁止コード再現を行なわない
ように切換器６−６（第６図）を制御する等の処理が必
要である。

また、一部の未使用コードが禁止コードとなってしま
った場合は、あらかじめ、置換情報は小→大という順序
に従って付加することとし、大→小になった以降の置換
情報は、使用しないようにする制御を置換法則付加部
４、禁止コード再現部６に組込む必要がある。

〔発明の効果〕

本発明によれば、2ⁿ個のデータに対してｌ個の置換情
報を付加するだけで、ディジタルビデオテープレコーダ
（Ｄ−VTR）やディジタル伝送システムなどの信号伝送
処理系における禁止コードの制約をなくすことができ、
この結果、僅かなデータ量、すなわち、（2ⁿ）／（2ⁿ−
ｌ）のデータ増加を伴うだけで所定のディジタル映像信
号の記録、再生を行なうことができる。

【図面の簡単な説明】

第１図は本発明による符号化装置の一実施例を示すブロ
ック図、第２図は未使用コード検出部の一実施例を示す
ブロック図、第３図は禁止コード置換部の一実施例を示
すブロック図、第４図は置換法則付加部の一実施例を示
すブロック図、第５図は置換法則抽出部の一実施例を示
すブロック図、第６図は禁止コード再現部の一実施例を
示すブロック図、第７図は置換法則除去部の一実施例を
示すブロック図、第８図は未使用コード検出部の他の一
実施例を示すブロック図である。２……未使用コード検出部、３……禁止コード置換部、
４……置換法則付加部、５……置換法則抽出部、６……
禁止コード再現部、７……置換法則除去部、10……第１
の符号変換装置、20……Ｄ−VTR、30……第２の符号変
換装置。

Claims

(57)【特許請求の範囲】

【請求項１】処理可能ビット幅ｎ（ｎ＞２）で、ｌ種類
（ｎ＞ｌ≧２）の禁止コードを有する信号伝送処理系に
おいて、逐次伝送処理すべき2ⁿビットの入力データを取
り込み、その中の（2ⁿ−ｌ）個のデータ中に存在する未
使用コードを検出し、上記入力データ中に現われた上記
禁止コードを予め設定してある所定の置換法則に基づい
て上記未使用コードに置換した上で該所定の置換法則を
表わすデータを付加して出力する第１の符号変換手段
と、入力されたデータから上記所定の置換法則を表わす
データを抽出し、この抽出したデータに基づいて上記入
力データ中の未使用コードに置換されているコードの元
のコードに戻して出力する第２の符号変換手段とを設
け、上記信号伝送処理系の入力を上記第１の符号変換手
段の出力とし、上記信号伝送処理系の出力を上記第２の
符号変換手段を介して取り出すように構成したことを特
徴とする符号化装置。
【請求項２】請求項１の発明において、上記入力データ
中の未使用コードが上記禁止コードと一致したとき、上
記所定の置換法則を表わすデータの付加順序を変更する
手段が上記第１の符号変換手段に設けられていると共
に、このデータの付加順序の変更を検出して、上記入力
データ中の未使用コードに置換されているコードを元の
コードに戻す処理を抑制し停止する手段が上記第２の符
号変換手段に設けられていることを特徴とする符号化装
置。