JPH04171822A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH04171822A JPH04171822A JP29889590A JP29889590A JPH04171822A JP H04171822 A JPH04171822 A JP H04171822A JP 29889590 A JP29889590 A JP 29889590A JP 29889590 A JP29889590 A JP 29889590A JP H04171822 A JPH04171822 A JP H04171822A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- temperature
- nitride film
- deposited
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 34
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 11
- 230000008021 deposition Effects 0.000 abstract description 17
- 238000013508 migration Methods 0.000 abstract description 8
- 230000005012 migration Effects 0.000 abstract description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体素子の製造方法に係り、特に表面保！
を膜の形成方法に関するものである。
を膜の形成方法に関するものである。
（従来の技術）
半導体素子においては、基板に素子さらには金属配線を
形成した後、基板上の全面を表面保護膜で覆っている。
形成した後、基板上の全面を表面保護膜で覆っている。
この表面保護膜としては従来種々の膜が使用されている
が、低温プラズマＣＶＤ法で形成したシリコン窒化膜を
使用することが同発明者により特願平１−１６２６５１
号明細書に記載のように提案されている。このシリコン
窒化膜によれば、２００℃程度の低温で堆積させている
ので、堆積後の腎部時に熱膨張係数の差により金属配線
に与えるストレスが少なく、金属配線のストレスマイグ
レーション不良を防止することができる。
が、低温プラズマＣＶＤ法で形成したシリコン窒化膜を
使用することが同発明者により特願平１−１６２６５１
号明細書に記載のように提案されている。このシリコン
窒化膜によれば、２００℃程度の低温で堆積させている
ので、堆積後の腎部時に熱膨張係数の差により金属配線
に与えるストレスが少なく、金属配線のストレスマイグ
レーション不良を防止することができる。
（発明が解決しようとする課題）
しかるに、上記の低温プラズマＣＶＤ法によるシリコン
窒化膜では、耐湿性の不足とクラックが発生しやすいと
いう欠点があるため、これを補うために前記明細書に記
載のように高温（３００〜４００℃）のプラズマＣＶＤ
法で形成した第２のシリコン窒化膜を上部に重ねる必要
がある。このため、表面保護膜堆積が２つの工程になり
、処理時間が長くなる問題点があった。
窒化膜では、耐湿性の不足とクラックが発生しやすいと
いう欠点があるため、これを補うために前記明細書に記
載のように高温（３００〜４００℃）のプラズマＣＶＤ
法で形成した第２のシリコン窒化膜を上部に重ねる必要
がある。このため、表面保護膜堆積が２つの工程になり
、処理時間が長くなる問題点があった。
この発明は上記の点に鑑みなされたもので、金属配線の
ストレスマイグレーション防止効果があり、かつ耐湿性
に優れ、クランクも生じにくい良質の表面保護膜を短時
間で形成し得る半導体素子の製造方法を提供することを
目的とする。
ストレスマイグレーション防止効果があり、かつ耐湿性
に優れ、クランクも生じにくい良質の表面保護膜を短時
間で形成し得る半導体素子の製造方法を提供することを
目的とする。
（３１題を解決するための手段）
この発明は、基板に素子および金属配線を形成後、基板
上の全面にプラズマＣＶＤ法でシリコン窒化膜を表面保
護膜として堆積させるようにした半導体素子の製造方法
において、前記シリコン窒化膜は、初めに低温で堆積さ
せ、その後、徐々に温度を上昇させながら所定の厚さま
で堆積させるようにしたものである。
上の全面にプラズマＣＶＤ法でシリコン窒化膜を表面保
護膜として堆積させるようにした半導体素子の製造方法
において、前記シリコン窒化膜は、初めに低温で堆積さ
せ、その後、徐々に温度を上昇させながら所定の厚さま
で堆積させるようにしたものである。
（作 用）
この発明においては、金属配線に接する最初に低温でシ
リコン窒化膜を堆積させているので、全体の堆積後にお
ける降温時において熱膨張係数の差により金属配線に与
えるストレスが少なく、金属配線のストレスマイグレー
シラン不良が防止される。
リコン窒化膜を堆積させているので、全体の堆積後にお
ける降温時において熱膨張係数の差により金属配線に与
えるストレスが少なく、金属配線のストレスマイグレー
シラン不良が防止される。
また、最初に低温で堆積後、徐々に温度を上昇させなが
ら所定の厚さまで堆積させているので、耐湿性に優れ、
クランクも生じにくい良質なシリコン窒化膜（表面保護
ＷＩ）となる。
ら所定の厚さまで堆積させているので、耐湿性に優れ、
クランクも生じにくい良質なシリコン窒化膜（表面保護
ＷＩ）となる。
そして、この方法によれば、１回のンリコン窒化膜形成
工程で上述のような表面保護膜が形成されるため、表面
保護膜形成に要する時間は従来に比べて短くなる。
工程で上述のような表面保護膜が形成されるため、表面
保護膜形成に要する時間は従来に比べて短くなる。
なお、この発明において、最初に低温で堆積後、徐々に
温度を上昇させて最終的に高温でシリコン窒化膜を堆積
させる工程があっても、金属配線に接する最初に低温で
シリコン窒化膜を堆積させておくことにより、全体の堆
積後における降温時において金属配線のストレスマイグ
レーシラン不良を防止できることは実験でａ認されてい
る。
温度を上昇させて最終的に高温でシリコン窒化膜を堆積
させる工程があっても、金属配線に接する最初に低温で
シリコン窒化膜を堆積させておくことにより、全体の堆
積後における降温時において金属配線のストレスマイグ
レーシラン不良を防止できることは実験でａ認されてい
る。
（実施例）
以下この発明の一実施例を第１図を参照して説明する。
第１図（→は、シリコン基板１に素子（図示せず）を形
成後、基板表面に絶縁１１！２を形成し、その上にＭ配
線３を形成した状態を示す。
成後、基板表面に絶縁１１！２を形成し、その上にＭ配
線３を形成した状態を示す。
このＭ配線３を形成後、該Ｍ配線３の表面上を含む基板
１上の全面にプラズマＣＶＤ法でシリコン窒化膜を表面
保護膜として次のようにして堆積させる。まず、堆積速
度が６０題ｍ１分となるように圧力およびガス流量を設
定し、かつ基板温度を２００℃に保って、最初に第２図
に示すように２００℃の低温で５分間シリコン窒化膜を
堆積させる。その結果、５分経過後には、２００℃の低
温で３００ｎ−の膜厚にシリコン窒化膜４が第１図（ロ
）に示すように基板１上の全面に堆積される。
１上の全面にプラズマＣＶＤ法でシリコン窒化膜を表面
保護膜として次のようにして堆積させる。まず、堆積速
度が６０題ｍ１分となるように圧力およびガス流量を設
定し、かつ基板温度を２００℃に保って、最初に第２図
に示すように２００℃の低温で５分間シリコン窒化膜を
堆積させる。その結果、５分経過後には、２００℃の低
温で３００ｎ−の膜厚にシリコン窒化膜４が第１図（ロ
）に示すように基板１上の全面に堆積される。
そして、この３００ｎｍの膜厚になった所で、第２図に
示すように基板温度が毎分２２．５℃の速度で上昇する
ように加熱しながら、同一堆積速度で８分間シリコン窒
化膜の堆積を続ける。その結果、温度上昇開始後８分経
過の堆積終了時点では、第１図（Ｃ）に示すように膜［
７Ｂ０ｎｓのシリコン窒化膜４が表面保護膜として形成
されることになる。
示すように基板温度が毎分２２．５℃の速度で上昇する
ように加熱しながら、同一堆積速度で８分間シリコン窒
化膜の堆積を続ける。その結果、温度上昇開始後８分経
過の堆積終了時点では、第１図（Ｃ）に示すように膜［
７Ｂ０ｎｓのシリコン窒化膜４が表面保護膜として形成
されることになる。
この時（堆積終了時点では）、基板温度は３８０℃の高
温となっている。そして、最終的にこの高温で堆積が行
われたので、このシリコン窒化Ｈ４は、耐湿性に優れ、
かつクラックも生じにくい良質な膜となる。また、この
シリコン窒化膜４は最初に２００℃の低温で堆積された
ので、全体の堆積後における降温時においてＭ配線３に
与えるストレスカ少なく、Ｍ配線３のストレスマイグレ
ーシラン不良を防止できる。なお、Ｍ配置ｓ３のストレ
スマイグレーシラン不良を防止するには、シリコン窒化
膜４（表面保護膜）の全体の膜厚中Ｚ〜２を低温で堆積
させるとよい、また、堆積温度は５０’″〜２５０″Ｃ
が適当である。他方、高温の最終堆積温度は３００〜４
００ ”Ｃが適当である。
温となっている。そして、最終的にこの高温で堆積が行
われたので、このシリコン窒化Ｈ４は、耐湿性に優れ、
かつクラックも生じにくい良質な膜となる。また、この
シリコン窒化膜４は最初に２００℃の低温で堆積された
ので、全体の堆積後における降温時においてＭ配線３に
与えるストレスカ少なく、Ｍ配線３のストレスマイグレ
ーシラン不良を防止できる。なお、Ｍ配置ｓ３のストレ
スマイグレーシラン不良を防止するには、シリコン窒化
膜４（表面保護膜）の全体の膜厚中Ｚ〜２を低温で堆積
させるとよい、また、堆積温度は５０’″〜２５０″Ｃ
が適当である。他方、高温の最終堆積温度は３００〜４
００ ”Ｃが適当である。
（発明の効果）
以上詳細に説明したようにこの発明によれば、表面保護
膜としてのシリコン窒化膜をプラズマＣＶＤ法で最初に
低温で堆積させ、その後、徐々に温度を上昇させながら
所定の厚さまで堆積させるようにしたので、堆積後の降
温時において金属配線のストレスマイグレーシシン防止
効果があるとともに、耐湿性に優れ、かつクラックも生
じにくい良質のシリコン窒化膜を得ることができる。
膜としてのシリコン窒化膜をプラズマＣＶＤ法で最初に
低温で堆積させ、その後、徐々に温度を上昇させながら
所定の厚さまで堆積させるようにしたので、堆積後の降
温時において金属配線のストレスマイグレーシシン防止
効果があるとともに、耐湿性に優れ、かつクラックも生
じにくい良質のシリコン窒化膜を得ることができる。
しかも、そのようなシリコン窒化膜を１回の堆積工程で
得られるため、表面保護膜形成に要する時間を従来の方
法に比べて短くすることができる。
得られるため、表面保護膜形成に要する時間を従来の方
法に比べて短くすることができる。
第１図はこの発明の半導体素子の製造方法の一実施例を
示す工程断面図、第２図はこの発明の一実施例における
基板温度と堆積時間の関係を示す特性図である。 １・・・シリコン基板、２・・・絶縁膜、３・・・Ｍ配
線、４・・・シリコン窒化膜。 本発明の一実施例の工程断面図 第１図
示す工程断面図、第２図はこの発明の一実施例における
基板温度と堆積時間の関係を示す特性図である。 １・・・シリコン基板、２・・・絶縁膜、３・・・Ｍ配
線、４・・・シリコン窒化膜。 本発明の一実施例の工程断面図 第１図
Claims (1)
- 【特許請求の範囲】 基板に素子および金属配線を形成後、基板上の全面に
プラズマＣＶＤ法でシリコン窒化膜を表面保護膜として
堆積させるようにした半導体素子の製造方法において、 前記シリコン窒化膜は、初めに低温で堆積させ、その後
、徐々に温度を上昇させながら所定の厚さまで堆積させ
ることを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29889590A JPH04171822A (ja) | 1990-11-06 | 1990-11-06 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29889590A JPH04171822A (ja) | 1990-11-06 | 1990-11-06 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04171822A true JPH04171822A (ja) | 1992-06-19 |
Family
ID=17865548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29889590A Pending JPH04171822A (ja) | 1990-11-06 | 1990-11-06 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04171822A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645322A (ja) * | 1992-07-22 | 1994-02-18 | Nec Corp | 窒化シリコン膜の製造方法 |
-
1990
- 1990-11-06 JP JP29889590A patent/JPH04171822A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645322A (ja) * | 1992-07-22 | 1994-02-18 | Nec Corp | 窒化シリコン膜の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04171822A (ja) | 半導体素子の製造方法 | |
| KR960000948B1 (ko) | 반도체장치의 제조방법 | |
| JP2006148046A (ja) | 半導体素子の製造方法 | |
| JP2900284B2 (ja) | 薄膜形成方法 | |
| JPH0329298B2 (ja) | ||
| JP3219760B2 (ja) | 絶縁膜の形成方法 | |
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| JPH05152280A (ja) | 半導体装置の製造方法 | |
| JPH0479330A (ja) | 積層配線の形成方法 | |
| JPH06291253A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| KR0179021B1 (ko) | 이중 층간절연막 증착방법 | |
| JPH06120097A (ja) | 半導体装置用基板 | |
| KR930002662B1 (ko) | 반도체 제조에서 미세 금속 배선의 형성 방법 | |
| JPH0629282A (ja) | 半導体装置の製造方法 | |
| JPS59115525A (ja) | 半導体装置の製造方法 | |
| JPS62165328A (ja) | 酸化後の金属合金化方法 | |
| JPH07321200A (ja) | シリコン窒化膜の形成方法およびその膜を有する薄膜トラン ジスタ | |
| JPH03184343A (ja) | 半導体装置の製造方法 | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JPH03184329A (ja) | 半導体装置の製造方法 | |
| JPH0352232A (ja) | 絶縁膜による段差被覆方法 | |
| JPS5954243A (ja) | 半導体集積回路装置 | |
| JPH07130847A (ja) | 半導体装置およびその製造方法 | |
| JPH033382B2 (ja) | ||
| JPS63272054A (ja) | 半導体装置の製造方法 |