JPH04168732A - ヘテロ接合電界効果トランジスタ - Google Patents
ヘテロ接合電界効果トランジスタInfo
- Publication number
- JPH04168732A JPH04168732A JP29769490A JP29769490A JPH04168732A JP H04168732 A JPH04168732 A JP H04168732A JP 29769490 A JP29769490 A JP 29769490A JP 29769490 A JP29769490 A JP 29769490A JP H04168732 A JPH04168732 A JP H04168732A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel layer
- channel
- doped
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 239000000969 carrier Substances 0.000 abstract description 5
- 230000002542 deteriorative effect Effects 0.000 abstract description 2
- 230000005428 wave function Effects 0.000 abstract description 2
- 230000003190 augmentative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はへテロ接合電界効果トランジスタ（以下ＨＦ
ＥＴと略す）に関し、特に高出力化を実現できるＨＦＥ
Ｔに関するものである。
ＥＴと略す）に関し、特に高出力化を実現できるＨＦＥ
Ｔに関するものである。
第３図（ａｌは従来のＨＦ Ｅ Ｔのチャネル領域の層
構造を示す断面図であり、図において、■は例えばＧａ
Ａｓからなる半絶縁性基板、３は例えば■ｎ ｏ、 ＋
５Ｇ ａ ｏ、 ｇｓＡ Ｓからなるノンドープのチャ
ネル層、４はチャネル層３より電子親和力の小さい材料
例えばＡｊ２ＧａＡｓからなる、ｎ型不純物をドープし
た電子供給層、５は２次元電子層である。
構造を示す断面図であり、図において、■は例えばＧａ
Ａｓからなる半絶縁性基板、３は例えば■ｎ ｏ、 ＋
５Ｇ ａ ｏ、 ｇｓＡ Ｓからなるノンドープのチャ
ネル層、４はチャネル層３より電子親和力の小さい材料
例えばＡｊ２ＧａＡｓからなる、ｎ型不純物をドープし
た電子供給層、５は２次元電子層である。
また、第３図（ｂ）は第３図（ａ）のエネルギーバンド
構造を示す図である。
構造を示す図である。
次に動作について説明する。
ノンドープのチャネル層３と電子供給層４の電子親和力
の差により、該電子供給層４に導入したドーパントのう
ちキャリア（図示せず）のみが上記ノンドープのチャネ
ル層３に供給され、２次元電子層５を形成する。該２次
元電子層５の濃度ｎ８は上記ノンドープのチャネル層３
と上記電子供給層４のバンドギャップの差でおおかた物
理的に制約される。ｎｓを大きくするにはバンドギャッ
プの差の大きな材料の組合せが必要となるが、これも結
晶性の点から制約される。結局この構造では、ｎｓの上
限は結晶性と物理的制約で限られる。
の差により、該電子供給層４に導入したドーパントのう
ちキャリア（図示せず）のみが上記ノンドープのチャネ
ル層３に供給され、２次元電子層５を形成する。該２次
元電子層５の濃度ｎ８は上記ノンドープのチャネル層３
と上記電子供給層４のバンドギャップの差でおおかた物
理的に制約される。ｎｓを大きくするにはバンドギャッ
プの差の大きな材料の組合せが必要となるが、これも結
晶性の点から制約される。結局この構造では、ｎｓの上
限は結晶性と物理的制約で限られる。
ｎｓはＦＥＴで取り出しつる電流量を決めるため、従来
のＨＦＥＴでは大電流化即ち高出力化が難しい。
のＨＦＥＴでは大電流化即ち高出力化が難しい。
従来のＨＦＥＴは以上のように構成されているので、ｎ
ｓを向上して、高出力化を図ることが困難であるという
問題点があった。
ｓを向上して、高出力化を図ることが困難であるという
問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ｎｓを向上した高出力のＨＦＥＴを得ること
を目的とし、さらにトランスコンダクタンスｇ□のリニ
アリティをも向上したＨＦＥＴを得ることを目的とする
。
たもので、ｎｓを向上した高出力のＨＦＥＴを得ること
を目的とし、さらにトランスコンダクタンスｇ□のリニ
アリティをも向上したＨＦＥＴを得ることを目的とする
。
この発明に係るＨＦＥＴは、チャネル層内の基板側の一
部にドープ層を設けたものである。
部にドープ層を設けたものである。
また、この発明に係るＨＦＥＴはチャネル層の基板側を
電子供給層側よりもバンドギャップが小さく、電子親和
力の大きい材料で構成したものである。
電子供給層側よりもバンドギャップが小さく、電子親和
力の大きい材料で構成したものである。
−〔作用〕
この発明においては、チャネル層内の基板側の一部にド
ープ層を設けたから、ｎｓが向上されることとなり、こ
れによりＦＥＴの高出力化を実現することができる。
ープ層を設けたから、ｎｓが向上されることとなり、こ
れによりＦＥＴの高出力化を実現することができる。
また、この発明においては、チャネル層の基板側を電子
供給層側よりもバンドギャップが小さく、電子親和力の
大きい材料で構成したからｎｓか向上されることとなり
、これによりＦＥＴの高出力化を実現することかできる
とともに、トランスコンダクタンスｇ１のリニアリティ
をも向上することができる。
供給層側よりもバンドギャップが小さく、電子親和力の
大きい材料で構成したからｎｓか向上されることとなり
、これによりＦＥＴの高出力化を実現することかできる
とともに、トランスコンダクタンスｇ１のリニアリティ
をも向上することができる。
以下、この発明の一実施例を図について説明する。
第１図は、本発明の第１の実施例によるＨＦＥＴのチャ
ネル領域の層構造を示す図であり、図において、第３図
と同−符号又は相当部分である。また、２はチャネル層
３内に設けられたチャネル層と同一材料でｎ型不純物を
ドーピングした層である。
ネル領域の層構造を示す図であり、図において、第３図
と同−符号又は相当部分である。また、２はチャネル層
３内に設けられたチャネル層と同一材料でｎ型不純物を
ドーピングした層である。
次に動作について説明する。
チャネル内の基板側で、基底準位にある２次元電子の波
動関数のピークの位置（おおかた電子供給層４とチャネ
ル層３の界面から５０人位）以上はなれたチャネル層３
内にドープ層２を設けることで、２次元電子の輸送特性
を大きく劣化させずに、ドープ層２の分、キャリアの量
を増やせるため、ＦＥＴの動作に寄与するトータルのキ
ャリア量が増し、高電流化すなわち高出力化を図ること
ができる。
動関数のピークの位置（おおかた電子供給層４とチャネ
ル層３の界面から５０人位）以上はなれたチャネル層３
内にドープ層２を設けることで、２次元電子の輸送特性
を大きく劣化させずに、ドープ層２の分、キャリアの量
を増やせるため、ＦＥＴの動作に寄与するトータルのキ
ャリア量が増し、高電流化すなわち高出力化を図ること
ができる。
このように第１の実施例によれば、チャネル層３内にド
ープ層２を設けたので、高出力化を図ることができる。
ープ層２を設けたので、高出力化を図ることができる。
また、第２図は本発明の第２の実施例によるｌ−ｌＦＥ
Ｔのチャネル領域の層構造を示す図であり、図において
、第３図と同一符号は同−又は相当部分である。また、
２′はチャネル層内に設けた低バンドギャップ層であり
、例えば格子不整合による結晶欠陥が生じない程度に十
分薄く形成されたＩ ｎ ｏ、 ２６Ｇ ａ Ｏ，７５
Ａ Ｓからなる。
Ｔのチャネル領域の層構造を示す図であり、図において
、第３図と同一符号は同−又は相当部分である。また、
２′はチャネル層内に設けた低バンドギャップ層であり
、例えば格子不整合による結晶欠陥が生じない程度に十
分薄く形成されたＩ ｎ ｏ、 ２６Ｇ ａ Ｏ，７５
Ａ Ｓからなる。
次に動作について説明する。
チャネル層３内の基板側に低バンドギャップ層を設けた
ことにより、ｎｓを増大させるだけでなく、チャネル内
の電子濃度を基板側へいく程大きくできるため、高出力
化に加え、トランスコンダクタンスｇ、のりニアリティ
が向上し、ＦＥＴの入出力特性の線形性が向上する。
ことにより、ｎｓを増大させるだけでなく、チャネル内
の電子濃度を基板側へいく程大きくできるため、高出力
化に加え、トランスコンダクタンスｇ、のりニアリティ
が向上し、ＦＥＴの入出力特性の線形性が向上する。
このように第２の実施例によれば、チャネル層３内の基
板側をバンドギャップの小さな材料にしたので、高出力
化を図ることができ、加えてｇ、ｎのリニアリティ向上
による入出力特性の線形性を向上することかできる。
板側をバンドギャップの小さな材料にしたので、高出力
化を図ることができ、加えてｇ、ｎのリニアリティ向上
による入出力特性の線形性を向上することかできる。
なお、上記実施例ではバンドギャップを不連続に変化さ
せたものを示したが、基板側へいく程バンドギャップが
徐々に小さくなるように連続的に変化させてもよい。
せたものを示したが、基板側へいく程バンドギャップが
徐々に小さくなるように連続的に変化させてもよい。
また、上記各実施例ではＧａＡｓ基板上にＩｎＧａＡｓ
チャネル層、ＡＡＧａＡｓ電子供給層を形成したものに
ついて述べたが、基板及び各層の構成材料はこれらに限
られるものではないことはいうまでもない。
チャネル層、ＡＡＧａＡｓ電子供給層を形成したものに
ついて述べたが、基板及び各層の構成材料はこれらに限
られるものではないことはいうまでもない。
以上のように第１の発明のＨＦＥＴによれば、チャネル
内の基板側にドープ層を設けたので、容易にｎ８を向上
し、高出力化を図ることができるという効果かある。
内の基板側にドープ層を設けたので、容易にｎ８を向上
し、高出力化を図ることができるという効果かある。
また、第２の発明のＨＦＥＴによれば、チャネル層内の
基板側はどバンドギャップの小さい材料にしたので、ｎ
８増大による高出力化を図ることができ、加えてｇ□の
リニアリティ向上による入出力特性の線形性が向上する
こともできるという効果がある。
基板側はどバンドギャップの小さい材料にしたので、ｎ
８増大による高出力化を図ることができ、加えてｇ□の
リニアリティ向上による入出力特性の線形性が向上する
こともできるという効果がある。
第１図（ａ）はこの発明の第１の実施例によるＨＦＥＴ
のチャネル領域の層構造を示す断面図、第１図（ｂ）は
第１図（ａ）のエネルギーバンド構造を示す図、第２図
（ａ）はこの発明の第２の実施例によるＨＦＥＴのチャ
ネル領域の層構造を示す断面図、第２図（ｂ）は第２図
（ａ）のエネルギーバンド構造を示す図、第３図（ａ）
は従来のＨＦＥＴのチャネル領域の層構造を示す断面図
、第３図（ｂ）は第３図（ａ）のエネルギーバンド構造
を示す図である。 図において、１は基板、２はドープ層、２′は低バンド
ギャップ層、３はチャネル層、４は電子供給層、５は２
次元電子層である。 なお図中同一符号は同−又は相当部分を示す。
のチャネル領域の層構造を示す断面図、第１図（ｂ）は
第１図（ａ）のエネルギーバンド構造を示す図、第２図
（ａ）はこの発明の第２の実施例によるＨＦＥＴのチャ
ネル領域の層構造を示す断面図、第２図（ｂ）は第２図
（ａ）のエネルギーバンド構造を示す図、第３図（ａ）
は従来のＨＦＥＴのチャネル領域の層構造を示す断面図
、第３図（ｂ）は第３図（ａ）のエネルギーバンド構造
を示す図である。 図において、１は基板、２はドープ層、２′は低バンド
ギャップ層、３はチャネル層、４は電子供給層、５は２
次元電子層である。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）半導体基板上に形成された電子親和力の大きいチ
ャネル層と、該チャネル層上に形成された電子親和力が
上記チャネル層より小さく、かつ不純物がドープされた
電子供給層とを有するヘテロ接合電界効果トランジスタ
において、 上記チャネル層は、ノンドープの第１のチャネル層と、 該第１のチャネル層と上記基板との間に設けられた不純
物がドープされた第２のチャネル層とからなることを特
徴とするヘテロ接合電界効果トランジスタ。 - （２）半導体基板上に形成された電子親和力の大きいチ
ャネル層と、該チャネル層上に形成された電子親和力が
上記チャネル層より小さく、かつ不純物がドープされた
電子供給層とを有するヘテロ接合電界効果トランジスタ
において、 上記チャネル層は、その基板側が電子供給層側よりもバ
ンドギャップが小さい材料で構成されていることを特徴
とするヘテロ接合電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297694A JP2608630B2 (ja) | 1990-10-31 | 1990-10-31 | ヘテロ接合電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297694A JP2608630B2 (ja) | 1990-10-31 | 1990-10-31 | ヘテロ接合電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04168732A true JPH04168732A (ja) | 1992-06-16 |
| JP2608630B2 JP2608630B2 (ja) | 1997-05-07 |
Family
ID=17849946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2297694A Expired - Fee Related JP2608630B2 (ja) | 1990-10-31 | 1990-10-31 | ヘテロ接合電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2608630B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174776A (ja) * | 1985-01-30 | 1986-08-06 | Sony Corp | ヘテロ接合電界効果トランジスタ |
| JPS63184369A (ja) * | 1986-08-19 | 1988-07-29 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| JPS63313871A (ja) * | 1987-06-17 | 1988-12-21 | Fujitsu Ltd | 電子移動度変調半導体装置 |
-
1990
- 1990-10-31 JP JP2297694A patent/JP2608630B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174776A (ja) * | 1985-01-30 | 1986-08-06 | Sony Corp | ヘテロ接合電界効果トランジスタ |
| JPS63184369A (ja) * | 1986-08-19 | 1988-07-29 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| JPS63313871A (ja) * | 1987-06-17 | 1988-12-21 | Fujitsu Ltd | 電子移動度変調半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2608630B2 (ja) | 1997-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135939B2 (ja) | Ｈｅｍｔ型半導体装置 | |
| JP2581355B2 (ja) | Ｐチャンネル・デバイス用の異方型ｎ＋ゲートをもつ相補型ヘテロ接合電界効果トランジスタ | |
| JPH0677245A (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JPH07335867A (ja) | 電界効果トランジスタ | |
| CA2135982A1 (en) | Lateral bipolar transistor | |
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| US5606185A (en) | Parabolically graded base-collector double heterojunction bipolar transistor | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JPH03145139A (ja) | 電界効果トランジスタとその製造方法 | |
| JPH04168732A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2759526B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6153768A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH084140B2 (ja) | 電界効果トランジスタ | |
| JPH08264760A (ja) | ヘテロ接合電界効果型トランジスタとその製造方法 | |
| JPH0812910B2 (ja) | 化合物半導体装置およびその製造方法 | |
| JPH04326734A (ja) | 電界効果トランジスタ | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JP3256643B2 (ja) | 半導体装置 | |
| JPS6330788B2 (ja) | ||
| JP2910909B2 (ja) | 電界効果トランジスタ | |
| JP2680812B2 (ja) | 半導体装置 | |
| JPH01149465A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH04267529A (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2979629B2 (ja) | ホットエレクトロントランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |