JPS6330788B2 - - Google Patents
Info
- Publication number
- JPS6330788B2 JPS6330788B2 JP13536683A JP13536683A JPS6330788B2 JP S6330788 B2 JPS6330788 B2 JP S6330788B2 JP 13536683 A JP13536683 A JP 13536683A JP 13536683 A JP13536683 A JP 13536683A JP S6330788 B2 JPS6330788 B2 JP S6330788B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- doped
- thickness
- alas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 24
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 12
- 125000005842 heteroatom Chemical group 0.000 description 10
- 239000013078 crystal Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005428 wave function Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、高移動度電子ヘテロ接合電界効果ト
ランジスタ装置に関するものである。
ランジスタ装置に関するものである。
第１図は、従来のこの種の電界効果トランジス
タ装置の一例を示す断面図で、１は半絶縁性の
GaAs基板、２はノンドープGaAs層、３はノン
ドープAlGaAs層、４はｎ形AlGaAs層、５はｎ
形GaAs層であり、６はゲート電極、７はソース
電極、８はドレイン電極、９はノンドープGaAs
層２とノンドープAlGaAs層３とのヘテロ界面で
ある。また、第２図はそのバンドダイアグラムで
あり、１０は伝導帯端、１１は価電子帯端、１２
はイオン化したドナー、１３は２次元電子、１４
はフエルミレベル、１５はチヤネル層である。
タ装置の一例を示す断面図で、１は半絶縁性の
GaAs基板、２はノンドープGaAs層、３はノン
ドープAlGaAs層、４はｎ形AlGaAs層、５はｎ
形GaAs層であり、６はゲート電極、７はソース
電極、８はドレイン電極、９はノンドープGaAs
層２とノンドープAlGaAs層３とのヘテロ界面で
ある。また、第２図はそのバンドダイアグラムで
あり、１０は伝導帯端、１１は価電子帯端、１２
はイオン化したドナー、１３は２次元電子、１４
はフエルミレベル、１５はチヤネル層である。
このように、従来この種の装置においては、ヘ
テロ界面９は必ず混晶を含んで形成される。すな
わち、図示の例ではヘテロ界面９はAlGaAs−
GaAsで構成される。また、これをAlInAs−
GaInAsで構成することもあるが、いずれも３元
合金を含んでいる。このため、その界面９には混
晶材料に本質的に含まれる不均一が生じる。例え
ば第３図は第１図の一部を原子的尺度にまで拡大
して示した図であるが、ヘテロ界面９は、隣接す
るノンドープAlGaAsとGaAsとで構成される混
晶のために、原子的尺度において平坦とならな
い。また、第４図はチヤネル層１５の最低エネル
ギー準位を第３図のＡ−A′線に沿つて示したも
のであるが、第４図から明らかなように当該最低
エネルギ準位は、接続するノンドープAlGaAs層
３の成分の影響を受けるために平坦ではない。こ
の結果、チヤネル層１５を走る２次元電子１３の
運動に大きな影響を与え、移動度を著しく低下さ
せていた。
テロ界面９は必ず混晶を含んで形成される。すな
わち、図示の例ではヘテロ界面９はAlGaAs−
GaAsで構成される。また、これをAlInAs−
GaInAsで構成することもあるが、いずれも３元
合金を含んでいる。このため、その界面９には混
晶材料に本質的に含まれる不均一が生じる。例え
ば第３図は第１図の一部を原子的尺度にまで拡大
して示した図であるが、ヘテロ界面９は、隣接す
るノンドープAlGaAsとGaAsとで構成される混
晶のために、原子的尺度において平坦とならな
い。また、第４図はチヤネル層１５の最低エネル
ギー準位を第３図のＡ−A′線に沿つて示したも
のであるが、第４図から明らかなように当該最低
エネルギ準位は、接続するノンドープAlGaAs層
３の成分の影響を受けるために平坦ではない。こ
の結果、チヤネル層１５を走る２次元電子１３の
運動に大きな影響を与え、移動度を著しく低下さ
せていた。
本発明はこのような事情に鑑みてなされたもの
で、その目的は、チヤネル層に沿つたヘテロ界面
を原子的尺度で一様に形成し、チヤネル層を走る
電子の移動度を高めた高移動度電子ヘテロ接合電
界効果トランジスタを提供することにある。
で、その目的は、チヤネル層に沿つたヘテロ界面
を原子的尺度で一様に形成し、チヤネル層を走る
電子の移動度を高めた高移動度電子ヘテロ接合電
界効果トランジスタを提供することにある。
このような目的を達成するために、本発明は、
ヘテロ界面を２元化合物のみ、つまりGaAsと
AlAsとによつて形成したものである。
ヘテロ界面を２元化合物のみ、つまりGaAsと
AlAsとによつて形成したものである。
すなわち、GaAs層２からなるチヤネル層１５
とヘテロ界面を形成する層として、当該GaAs層
２とｎ形AlGaAs層４との間に介在させるノンド
ープ層は、格子整合がとり易い、当該AlGaAs層
４と同じ組成のAlGaAsを用いるという従来の常
識を覆して、２元合金のAlAsを用いたものであ
る。以下、実施例を用いて本発明を詳細に説明す
る。
とヘテロ界面を形成する層として、当該GaAs層
２とｎ形AlGaAs層４との間に介在させるノンド
ープ層は、格子整合がとり易い、当該AlGaAs層
４と同じ組成のAlGaAsを用いるという従来の常
識を覆して、２元合金のAlAsを用いたものであ
る。以下、実施例を用いて本発明を詳細に説明す
る。
第５図は本発明の一実施例を示す断面図であ
る。図において、１は半絶縁性のGaAs基板、２
はノンドープGaAs層、４はｎ形AlGaAs層で厚
さは500〜5000Å、５はゲート電極６、ソース電
極７およびドレイン電極８を取り付けるために設
けたｎ形GaAs層で、これらの構成は第１図に示
したものと同様である。しかして、本実施例では
ノンドープGaAs層２とヘテロ界面を形成する層
として、第１図のノンドープAlGaAs層３の代り
にノンドープAlAs層１６を用いており、１７が
そのヘテロ界面である。また、第６図は第５図の
構成におけるバンドダイヤグラム、第７図は第５
図の一部を原子的尺度で拡大した図、第８図はチ
ヤネル層の２次元電子の状態を第７図のＢ−
B′線に沿つて示した図で、１８は第１準位の２
次元電子の波動関数、１９は第２準位の２次元電
子の波動関数、２０はノンドープAlAs層１６に
しみ出た電子の波動関数である。さらに第９図は
チヤネル層１５の最低エネルギー準位を第７図の
Ａ−A′線に沿つて示したものである。
る。図において、１は半絶縁性のGaAs基板、２
はノンドープGaAs層、４はｎ形AlGaAs層で厚
さは500〜5000Å、５はゲート電極６、ソース電
極７およびドレイン電極８を取り付けるために設
けたｎ形GaAs層で、これらの構成は第１図に示
したものと同様である。しかして、本実施例では
ノンドープGaAs層２とヘテロ界面を形成する層
として、第１図のノンドープAlGaAs層３の代り
にノンドープAlAs層１６を用いており、１７が
そのヘテロ界面である。また、第６図は第５図の
構成におけるバンドダイヤグラム、第７図は第５
図の一部を原子的尺度で拡大した図、第８図はチ
ヤネル層の２次元電子の状態を第７図のＢ−
B′線に沿つて示した図で、１８は第１準位の２
次元電子の波動関数、１９は第２準位の２次元電
子の波動関数、２０はノンドープAlAs層１６に
しみ出た電子の波動関数である。さらに第９図は
チヤネル層１５の最低エネルギー準位を第７図の
Ａ−A′線に沿つて示したものである。
上述したように２元化合物半導体のみでヘテロ
界面１７を作製したことにより、混晶半導体に特
有のクラスタリングの影響がなくなり、第７図に
示したようにヘテロ界面１７は原子的尺度で平坦
となる。このように２元化合物半導体のみで形成
されたヘテロ界面１７が平坦であることは、電子
の走るチヤネル層１５に隣接する層との界面にお
ける電子の衝突を減少させ、電子の移動度を高め
るのに大きな効果をもたらす。さらに、第８図に
示すように２次元電子の波動関数１８，１９がノ
ンドープAlAs層１６に10〜20Å程度しみ出して
いるが（20）、しみ出している層が混晶でない
AlAs層１６であるため、合金散乱による移動度
の低下も防ぐことができる。さらに第９図に示す
ように電子の走るチヤネル層１５の最低エネルギ
ーはチヤネル層１５に沿つてきわめて平坦とな
り、電子の運動を妨げない。これらの効果によ
り、チヤネル層１５におけるキヤリア移動度はき
わめて高くなる。すなわち、現在得られている高
易動度の数値が約106cm2／V゜secに対して２〜３倍
程度の高い値が得られた。
界面１７を作製したことにより、混晶半導体に特
有のクラスタリングの影響がなくなり、第７図に
示したようにヘテロ界面１７は原子的尺度で平坦
となる。このように２元化合物半導体のみで形成
されたヘテロ界面１７が平坦であることは、電子
の走るチヤネル層１５に隣接する層との界面にお
ける電子の衝突を減少させ、電子の移動度を高め
るのに大きな効果をもたらす。さらに、第８図に
示すように２次元電子の波動関数１８，１９がノ
ンドープAlAs層１６に10〜20Å程度しみ出して
いるが（20）、しみ出している層が混晶でない
AlAs層１６であるため、合金散乱による移動度
の低下も防ぐことができる。さらに第９図に示す
ように電子の走るチヤネル層１５の最低エネルギ
ーはチヤネル層１５に沿つてきわめて平坦とな
り、電子の運動を妨げない。これらの効果によ
り、チヤネル層１５におけるキヤリア移動度はき
わめて高くなる。すなわち、現在得られている高
易動度の数値が約106cm2／V゜secに対して２〜３倍
程度の高い値が得られた。
なお、上記構成においてノンドープGaAs層２
は、厚みが0.1μｍ程度以上あればGaAs基板１か
らの影響がなくなり、他方5μｍを越える厚みの
ものを成長させることは経済的ではないため、
0.1〜5μｍ程度の厚みとすることが望ましい。ま
た、ノンドープAlAs層１６は、厚みが50Å未満
の程度であるとｎ形AlGaAs層４からのもれの影
響が生じ、すなわち、ｎ形不純物原子が熱拡散に
よつてGaAsチヤネル層１５まで侵入するため、
不純物散乱が増加し、高い易動度が得られにくく
なる。逆に200〜500Å程度以上となるとｎ形
AlGaAs層４を設けた効果がなくなるため、50〜
500Å、さらに好ましくは50〜200Å程度の厚みと
することが望ましい。
は、厚みが0.1μｍ程度以上あればGaAs基板１か
らの影響がなくなり、他方5μｍを越える厚みの
ものを成長させることは経済的ではないため、
0.1〜5μｍ程度の厚みとすることが望ましい。ま
た、ノンドープAlAs層１６は、厚みが50Å未満
の程度であるとｎ形AlGaAs層４からのもれの影
響が生じ、すなわち、ｎ形不純物原子が熱拡散に
よつてGaAsチヤネル層１５まで侵入するため、
不純物散乱が増加し、高い易動度が得られにくく
なる。逆に200〜500Å程度以上となるとｎ形
AlGaAs層４を設けた効果がなくなるため、50〜
500Å、さらに好ましくは50〜200Å程度の厚みと
することが望ましい。
以上説明したように、本発明によれば、チヤネ
ル層に沿つたヘテロ界面をノンドープGaAs−
AlAs、すなわち２元化合物−２元化合物半導体
で形成したことにより、ヘテロ界面を原子的尺度
で一様平坦とし、２次元電子の移動度をさらに高
めて高移動度電子ヘテロ接合構造を用いた超高速
電界効果トランジスタの応答速度を一層高めるこ
とができる。
ル層に沿つたヘテロ界面をノンドープGaAs−
AlAs、すなわち２元化合物−２元化合物半導体
で形成したことにより、ヘテロ界面を原子的尺度
で一様平坦とし、２次元電子の移動度をさらに高
めて高移動度電子ヘテロ接合構造を用いた超高速
電界効果トランジスタの応答速度を一層高めるこ
とができる。
第１図は従来の高移動度電子ヘテロ接合電界効
果トランジスタ装置の断面図、第２図はそのバン
ドダイアグラム、第３図は第１図の一部を原子の
尺度まで拡大して示した断面図、第４図はチヤネ
ル層の最低エネルギー準位を示す図、第５図は本
発明の一実施例を示す断面図、第６図はバンドダ
イアグラム、第７図は原子的尺度まで拡大した断
面図、第８図はチヤネル層の２次元電子の状態を
示す図、第９図はチヤネル層の最低エネルギー準
位を示す図である。 １……半絶縁性GaAs基板、２……ノンドープ
GaAs層（第１の層）、４……ｎ形AlGaAs層（第
３の層）、５……ｎ形GaAs層（第４の層）、６…
…ゲート電極、７……ソース電極、８……ドレイ
ン電極、１５……チヤネル層、１６……ノンドー
プAlAs層（第２の層）、１７……ヘテロ界面。
果トランジスタ装置の断面図、第２図はそのバン
ドダイアグラム、第３図は第１図の一部を原子の
尺度まで拡大して示した断面図、第４図はチヤネ
ル層の最低エネルギー準位を示す図、第５図は本
発明の一実施例を示す断面図、第６図はバンドダ
イアグラム、第７図は原子的尺度まで拡大した断
面図、第８図はチヤネル層の２次元電子の状態を
示す図、第９図はチヤネル層の最低エネルギー準
位を示す図である。 １……半絶縁性GaAs基板、２……ノンドープ
GaAs層（第１の層）、４……ｎ形AlGaAs層（第
３の層）、５……ｎ形GaAs層（第４の層）、６…
…ゲート電極、７……ソース電極、８……ドレイ
ン電極、１５……チヤネル層、１６……ノンドー
プAlAs層（第２の層）、１７……ヘテロ界面。
Claims (1)
- １ 半絶縁性GaAs基板上に第１の層として厚さ
0.1〜5μｍのノンドープGaAs層、第２の層として
厚さ50〜200ÅのノンドープAlAs層、第３の層と
してｎ形AlGaAs層および第４の層としてｎ形
GaAs層を順次形成し、第４の層上にソース、ゲ
ートおよびドレインの各電極を取り付けてなる
AlAs−GaAsヘテロ界面のGaAs層側に生ずる２
次元電子の層をチヤネル層とする電界効果トラン
ジスタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13536683A JPS6027172A (ja) | 1983-07-25 | 1983-07-25 | 電界効果トランジスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13536683A JPS6027172A (ja) | 1983-07-25 | 1983-07-25 | 電界効果トランジスタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6027172A JPS6027172A (ja) | 1985-02-12 |
| JPS6330788B2 true JPS6330788B2 (ja) | 1988-06-21 |
Family
ID=15150045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13536683A Granted JPS6027172A (ja) | 1983-07-25 | 1983-07-25 | 電界効果トランジスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027172A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714056B2 (ja) * | 1985-04-05 | 1995-02-15 | 日本電気株式会社 | 半導体装置 |
| JPH0216102Y2 (ja) * | 1985-05-17 | 1990-05-01 | ||
| JP2715868B2 (ja) * | 1993-12-16 | 1998-02-18 | 日本電気株式会社 | 電界効果トランジスタ |
| TW200730212A (en) | 2005-10-13 | 2007-08-16 | Air Water Safety Service Inc | Fire extinguishing device |
-
1983
- 1983-07-25 JP JP13536683A patent/JPS6027172A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6027172A (ja) | 1985-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2786327B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| US5105241A (en) | Field effect transistor | |
| JPS62256478A (ja) | 化合物半導体装置 | |
| US5227644A (en) | Heterojunction field effect transistor with improve carrier density and mobility | |
| JPH088353B2 (ja) | 二次元ヘテロ接合素子 | |
| JPH0355980B2 (ja) | ||
| JPS6330788B2 (ja) | ||
| JPH0312769B2 (ja) | ||
| JPS6356710B2 (ja) | ||
| JPS63288061A (ja) | 半導体負性抵抗素子 | |
| JPS63278277A (ja) | 化合物半導体装置 | |
| JPH01119065A (ja) | ３−５族化合物半導体電界効果トランジスタ | |
| JPH084140B2 (ja) | 電界効果トランジスタ | |
| JP2921835B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS609174A (ja) | 半導体装置 | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JPS61276269A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2633848B2 (ja) | 半導体装置 | |
| JPH0261149B2 (ja) | ||
| JPH05315365A (ja) | 電界効果トランジスタ | |
| JPS61171170A (ja) | 半導体装置 | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JP2824269B2 (ja) | 半導体素子 | |
| JPS60136380A (ja) | 半導体装置 | |
| JP2608630B2 (ja) | ヘテロ接合電界効果トランジスタ |