JPH04168700A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH04168700A JPH04168700A JP2295013A JP29501390A JPH04168700A JP H04168700 A JPH04168700 A JP H04168700A JP 2295013 A JP2295013 A JP 2295013A JP 29501390 A JP29501390 A JP 29501390A JP H04168700 A JPH04168700 A JP H04168700A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- input
- output
- outside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はメモリを内蔵した集積回路装置に関する。
[従来の技術]
CPU (中央処理装置)、周辺回路及びROM(読み
だし専用メモリ)等からなるシステムを1つの半導体チ
ップ上に形成した従来の集積回路装置は、そのROMの
良否を判定するために、テストモードを設定することに
よりROMに書き込まれているデータを外部に読み出す
ことができるように構成されており、この読み出された
データと所定のデータとを比較することによってROM
の良否を判定している。
だし専用メモリ)等からなるシステムを1つの半導体チ
ップ上に形成した従来の集積回路装置は、そのROMの
良否を判定するために、テストモードを設定することに
よりROMに書き込まれているデータを外部に読み出す
ことができるように構成されており、この読み出された
データと所定のデータとを比較することによってROM
の良否を判定している。
[発明が解決しようとする課題]
しかしながら、上記の従来の集積回路装置においては、
誰でもこのROMのデータを容易に入手することができ
るので、ROM内のデータを秘密にしておくことができ
ないという問題がある。
誰でもこのROMのデータを容易に入手することができ
るので、ROM内のデータを秘密にしておくことができ
ないという問題がある。
本発明は上記問題に鑑みなされたものであり、メモリ内
に記憶されているデータを外部に読み出すことなく、該
メモリの良否を判定することのできる集積回路装置を提
供することにある。
に記憶されているデータを外部に読み出すことなく、該
メモリの良否を判定することのできる集積回路装置を提
供することにある。
[課題を解決するための手段]
本発明の前記目的は、メモリ及びデータ入出力回路を含
む集積回路装置であって、前記メモリの良否を判定すべ
くテストモードが設定されたときに前記データ入出力回
路を外部からデータを入力することのみが可能な状態に
設定する手段と、前記テストモードが設定されたときに
外部から供給されるデータと前記メモリから読み出され
たデータとを比較する手段と、比較の結果を外部に出力
する手段とを備えたことを特徴とする集積回路装置によ
って達成される。
む集積回路装置であって、前記メモリの良否を判定すべ
くテストモードが設定されたときに前記データ入出力回
路を外部からデータを入力することのみが可能な状態に
設定する手段と、前記テストモードが設定されたときに
外部から供給されるデータと前記メモリから読み出され
たデータとを比較する手段と、比較の結果を外部に出力
する手段とを備えたことを特徴とする集積回路装置によ
って達成される。
[作用]
集積回路装置に内蔵されたROM等のメモリに書き込ま
れているデータが正常であるか否かを判定する際、まず
テストモードを設定する。これにより、データ入出力回
路は、データを出力することが禁止され、データを入力
することのみが可能な状態になる。この状態で外部から
所定のデータを集積回路装置に入力する。集積回路装置
はこの入力されたデータとメモリから読みaしたデータ
とを比較し、これらが一致するか否かを示す信号を外部
に出力する。これにより、メモリの機密性を損なうこと
なくメモリの良否を判定することができる。
れているデータが正常であるか否かを判定する際、まず
テストモードを設定する。これにより、データ入出力回
路は、データを出力することが禁止され、データを入力
することのみが可能な状態になる。この状態で外部から
所定のデータを集積回路装置に入力する。集積回路装置
はこの入力されたデータとメモリから読みaしたデータ
とを比較し、これらが一致するか否かを示す信号を外部
に出力する。これにより、メモリの機密性を損なうこと
なくメモリの良否を判定することができる。
[実施例コ
以下、図面を参照して本発明の詳細な説明する。第1図
は本発明に係る集積回路装置の一実施例を示す要部ブロ
ック図、第2図は第1図の比較回路の具体例を示す回路
図、第3図は第1図の出力制御部の具体例を示す回路図
である。
は本発明に係る集積回路装置の一実施例を示す要部ブロ
ック図、第2図は第1図の比較回路の具体例を示す回路
図、第3図は第1図の出力制御部の具体例を示す回路図
である。
第1図の集積回路装置は、不図示のCPUとこのCPU
に関連する周辺回路及びメモリを含んでなる。
に関連する周辺回路及びメモリを含んでなる。
第1図において、11はROM、12は外部との間でデ
ータの入出力を行うデータ入出力部でありデータバス1
3を介してデータ入出力端子14に接続されている。1
6はデータ入出力部12及び内部データバス15aを経
て外部から入力されるデータDEXTと内部データバス
15bを経てROMIIから読み出されるデータDRo
Mとを比較する比較回路、17はROMIIのテスト時
、データ入出力部12を入力のみが可能な状態に設定す
るとともに比較回路16をアクティブにする制御回路、
18は比較結果を所定のタイミングで1回だけ出力する
ための出力制御部である。
ータの入出力を行うデータ入出力部でありデータバス1
3を介してデータ入出力端子14に接続されている。1
6はデータ入出力部12及び内部データバス15aを経
て外部から入力されるデータDEXTと内部データバス
15bを経てROMIIから読み出されるデータDRo
Mとを比較する比較回路、17はROMIIのテスト時
、データ入出力部12を入力のみが可能な状態に設定す
るとともに比較回路16をアクティブにする制御回路、
18は比較結果を所定のタイミングで1回だけ出力する
ための出力制御部である。
さらに、この集積回路装置にはROMIIのアドレスを
指定するアドレス信号aを入力するための入力端子19
、ROM11をアクティブにするROM選択信号すを入
力するための入力端子20.ROM11にデータの読み
出しを命令−するROMデータ出力信号Cを入力するた
めの入力端子21、及び出力制御部18から出力される
比較結果信号dを外部に取り出すための出力端子22が
備えられている。
指定するアドレス信号aを入力するための入力端子19
、ROM11をアクティブにするROM選択信号すを入
力するための入力端子20.ROM11にデータの読み
出しを命令−するROMデータ出力信号Cを入力するた
めの入力端子21、及び出力制御部18から出力される
比較結果信号dを外部に取り出すための出力端子22が
備えられている。
次に、第2図を参照して第1図の比較回路16の具体的
な構成例を説明する。第2図の比較回路は、外部からの
8ビツトのデータDExTとROMIIから読み出され
た8ビツトのデータDRoMとを各ビット毎に比較する
ためのものであり、各ビット(Di〜D?)に1対1に
対応する8個のビット比較回路23を備えている。
な構成例を説明する。第2図の比較回路は、外部からの
8ビツトのデータDExTとROMIIから読み出され
た8ビツトのデータDRoMとを各ビット毎に比較する
ためのものであり、各ビット(Di〜D?)に1対1に
対応する8個のビット比較回路23を備えている。
各ビット比較回路23はANDゲートG1、NORゲー
トG2及びこれらのゲートの出力に接続されたORゲー
トG3から構成される。例えば、データD 及びデー
タDROMの第1位のビットDOがXT 互いに等しい場合には、第2図の最上部のビット比較回
路23のORゲートG3から“1”が出力され、異なる
場合には“0”が出力される。
トG2及びこれらのゲートの出力に接続されたORゲー
トG3から構成される。例えば、データD 及びデー
タDROMの第1位のビットDOがXT 互いに等しい場合には、第2図の最上部のビット比較回
路23のORゲートG3から“1”が出力され、異なる
場合には“0”が出力される。
各ビット比較回路の出力はNANDゲートG4の入力に
接続されており、このNANDゲートG4の出力が1バ
イト、即ちDO〜D7についての比較の結果を示す1バ
イト比較結果信号eとなる。DO〜D7のすべてについ
てデータDExTとデータDROMとが一致している場
合はANDゲートG4の入力はすべて“1”であり、従
って1バイト比較結果信号は“0”となる。
接続されており、このNANDゲートG4の出力が1バ
イト、即ちDO〜D7についての比較の結果を示す1バ
イト比較結果信号eとなる。DO〜D7のすべてについ
てデータDExTとデータDROMとが一致している場
合はANDゲートG4の入力はすべて“1”であり、従
って1バイト比較結果信号は“0”となる。
次に、第3図を参照して第1図の出力制御部18の具体
的な構成例を説明する。この出力制御部I8は直列に接
続された13段のDフリップフロップFl、F2.・・
・、F13を備えており8にバイトのROM容量に対応
した回路構成となっている。フリップフロップFl、
F2. ・、 F13は、外部からのデータDExT及
びROMIIから読み出されたデータDRoMの各1バ
イト分のデータが一致している時に比較回路23から出
力される1バイト比較結果信号の数をカラントアップす
るカウンタであり、8にバイトのすべてについてデータ
が一致すると最終段のフリップフロップF13から“1
”がANDゲート24の一方の入力に供給される。
的な構成例を説明する。この出力制御部I8は直列に接
続された13段のDフリップフロップFl、F2.・・
・、F13を備えており8にバイトのROM容量に対応
した回路構成となっている。フリップフロップFl、
F2. ・、 F13は、外部からのデータDExT及
びROMIIから読み出されたデータDRoMの各1バ
イト分のデータが一致している時に比較回路23から出
力される1バイト比較結果信号の数をカラントアップす
るカウンタであり、8にバイトのすべてについてデータ
が一致すると最終段のフリップフロップF13から“1
”がANDゲート24の一方の入力に供給される。
ANDゲート24の他方の入力にはインバータ25を介
してROMIIをテストする際に“0”に設定される信
号ROMTSTが供給されるので、比較結果信号dはテ
ストモード時のみ出力される。
してROMIIをテストする際に“0”に設定される信
号ROMTSTが供給されるので、比較結果信号dはテ
ストモード時のみ出力される。
次に上記の構成を有する集積回路装置の動作を説明する
。
。
テストモードが選択されると、制御回路17はデータ入
出力部12を入力のみ可能な状態に設定するとともに比
較回路16をアクティブにし、さらに信号ROMTST
を“0”にする。この状態で外部からアドレス信号aS
ROM選択信号す、ROMデータ出力信号Cが夫々入力
端子19.20.21を介してROM1lに供給される
とROMIIに記憶されているデータDRoMが順次読
み出されて比較回路16に入力され、外部からデータ入
出力端子14を介して順次比較回路16に入力されるデ
ータDEXTと1バイト毎に比較される。
出力部12を入力のみ可能な状態に設定するとともに比
較回路16をアクティブにし、さらに信号ROMTST
を“0”にする。この状態で外部からアドレス信号aS
ROM選択信号す、ROMデータ出力信号Cが夫々入力
端子19.20.21を介してROM1lに供給される
とROMIIに記憶されているデータDRoMが順次読
み出されて比較回路16に入力され、外部からデータ入
出力端子14を介して順次比較回路16に入力されるデ
ータDEXTと1バイト毎に比較される。
これらの1バイトのデータが一致している場合は比較回
路16は“0”を1バイト比較結果信号eとして出力制
御部18に供給する。8にバイトのすべてについてDR
OMとDEXTが一致している場合は、出力制御回路1
8は213個の“0”を受は取り、最終段のフリップフ
ロップF13からROMIIが正常であることを示す比
較結果信号dがANDゲート24を経て出力端子22か
ら外部に出力される。
路16は“0”を1バイト比較結果信号eとして出力制
御部18に供給する。8にバイトのすべてについてDR
OMとDEXTが一致している場合は、出力制御回路1
8は213個の“0”を受は取り、最終段のフリップフ
ロップF13からROMIIが正常であることを示す比
較結果信号dがANDゲート24を経て出力端子22か
ら外部に出力される。
尚、上記実施例ではROMIIの容量は8にバイトであ
るが、出力制御部18のフリップフロップの段数を変え
ることにより、2にバイト、4にバイト、16にバイト
、32にバイト等、任意のROM容量に対応することが
できる。
るが、出力制御部18のフリップフロップの段数を変え
ることにより、2にバイト、4にバイト、16にバイト
、32にバイト等、任意のROM容量に対応することが
できる。
[発明の効果コ
本発明の集積回路装置は、内蔵のメモリの良否を判定す
べくテストモードが設定された時に、データ入出力部を
入力のみが可能な状態に設定するとともに、外部から入
力されるデータとメモリから読み出されたデータとを集
積回路装置の内部て比較し、メモリ内のデータとは異な
る信号により比較結果を外部に出力するように構成され
ているので、メモリに記憶されているデータの機密性を
保つことが可能になる。
べくテストモードが設定された時に、データ入出力部を
入力のみが可能な状態に設定するとともに、外部から入
力されるデータとメモリから読み出されたデータとを集
積回路装置の内部て比較し、メモリ内のデータとは異な
る信号により比較結果を外部に出力するように構成され
ているので、メモリに記憶されているデータの機密性を
保つことが可能になる。
第1図は本発明の集積回路装置の実施例の構成を示すブ
ロック図、第2図は第1図の比較回路の回路図、第3図
は第1図の出力制御部の回路図である。 11・・・・・・ROM、12・・・・・・データ入出
力部、16・・・・・・比較回路、17・・・・・・制
御回路、18・・・・・・出力制御部、G1・・・・・
・ANDゲート、G2・・・・・・NORゲート、G3
・・・・・・ORゲート、F1〜F13・・・・・・フ
リップフロップ。 、23 第2図 図
ロック図、第2図は第1図の比較回路の回路図、第3図
は第1図の出力制御部の回路図である。 11・・・・・・ROM、12・・・・・・データ入出
力部、16・・・・・・比較回路、17・・・・・・制
御回路、18・・・・・・出力制御部、G1・・・・・
・ANDゲート、G2・・・・・・NORゲート、G3
・・・・・・ORゲート、F1〜F13・・・・・・フ
リップフロップ。 、23 第2図 図
Claims (1)
- メモリ及びデータ入出力回路を含む集積回路装置であっ
て、前記メモリの良否を判定すべくテストモードが設定
されたときに前記データ入出力回路を外部からデータを
入力することのみが可能な状態に設定する手段と、前記
テストモードが設定されたときに外部から供給されるデ
ータと前記メモリから読み出されたデータとを比較する
手段と、比較の結果を外部に出力する手段とを備えたこ
とを特徴とする集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2295013A JP2613674B2 (ja) | 1990-10-31 | 1990-10-31 | 集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2295013A JP2613674B2 (ja) | 1990-10-31 | 1990-10-31 | 集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04168700A true JPH04168700A (ja) | 1992-06-16 |
JP2613674B2 JP2613674B2 (ja) | 1997-05-28 |
Family
ID=17815208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2295013A Expired - Fee Related JP2613674B2 (ja) | 1990-10-31 | 1990-10-31 | 集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2613674B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0676598A (ja) * | 1992-08-28 | 1994-03-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
US7961530B2 (en) | 2008-06-19 | 2011-06-14 | Fujitsu Semiconductor Limited | Semiconductor device including nonvolatile memory |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5724096A (en) * | 1980-07-16 | 1982-02-08 | Casio Comput Co Ltd | Rom checking system |
JPS6097449A (ja) * | 1983-10-31 | 1985-05-31 | Nec Corp | 読み出し専用メモリを有する情報処理装置 |
-
1990
- 1990-10-31 JP JP2295013A patent/JP2613674B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5724096A (en) * | 1980-07-16 | 1982-02-08 | Casio Comput Co Ltd | Rom checking system |
JPS6097449A (ja) * | 1983-10-31 | 1985-05-31 | Nec Corp | 読み出し専用メモリを有する情報処理装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0676598A (ja) * | 1992-08-28 | 1994-03-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
US7961530B2 (en) | 2008-06-19 | 2011-06-14 | Fujitsu Semiconductor Limited | Semiconductor device including nonvolatile memory |
US7983096B2 (en) | 2008-06-19 | 2011-07-19 | Fujitsu Semiconductor Limited | Semiconductor device including nonvolatile memory |
Also Published As
Publication number | Publication date |
---|---|
JP2613674B2 (ja) | 1997-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0062431B1 (en) | A one chip microcomputer | |
US4905142A (en) | Semiconductor integrated circuit device with built-in arrangement for memory testing | |
EP0408353B1 (en) | Semiconductor integrated circuit | |
US5164918A (en) | Integrated circuit | |
JP2613674B2 (ja) | 集積回路装置 | |
JP3224946B2 (ja) | 半導体集積回路 | |
JPS601659B2 (ja) | メモリ保護方式 | |
JPS63108600A (ja) | 半導体装置 | |
JP2535833B2 (ja) | 集積回路 | |
JPS62233867A (ja) | リ−ドオンリメモリ | |
JPH0520474A (ja) | 1チツプマイクロコンピユータ | |
JPH04148354A (ja) | 半導体集積回路 | |
JPS63225839A (ja) | セキユリテイ機能付きrom | |
JPH051495B2 (ja) | ||
JPH01159729A (ja) | 記号列照合メモリおよびそのカスケード接続方式 | |
JPH0599987A (ja) | テスト回路 | |
JPS61117798A (ja) | 集積回路 | |
JPH0561708A (ja) | 半導体集積装置 | |
JPS62153841A (ja) | 交換レンズの情報出力装置 | |
JPH06119251A (ja) | 読み出し専用メモリ | |
JPS58200345A (ja) | 1チツプマイクロコンピユ−タ | |
JPH05224915A (ja) | シングルチップマイクロコンピュータ | |
JPH04134800A (ja) | メモリテスト回路 | |
JPS62229452A (ja) | 周辺モジユ−ルアクセス方式 | |
JPH02158832A (ja) | コンパレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |