JPH04162812A - ディジタル信号出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル信号出力回路に関し、特にディジ
タルオーディオ機器の出力信号の処理回路に用いられる
ディジタル信号出力回路に関する。

〔従来の技術〕

コンパクトディスク（以下ＣＤという）等ディジタルオ
ーディオ媒体は、すでに、従来のＬＰ等アナログレコー
ドとその立場を入替わり、音楽媒体の主流的な存在とな
ってきている。したがって、これを再生するＣＤプレー
ヤ等のディジタルオーディオ機器も、オーディオコンポ
ーネントの中心的な存在となってきており、高機能化の
要求がますます強くなってきている。

ディジタル信号出力回路は、これらのディジタルオーデ
ィオ機器の信号処理回路において、入力信号の復調、誤
り訂正等の信号処理後、所定のビット長のシリアルデー
タである出力信号を形成するための処理を行なうことが
主たる機能である回路である。

従来のディジタル信号出力回路の一例を第４図に示す。

ここでは、従来のこの種のディジタル信号出力回路の例
として、ＣＤプレーヤの信号処理回路に用いられている
ものをあげる。

第４図を参照すると、従来のディジタル信号出力回路３
は、データバス３１と、出力データレジスタ３２と、１
６ビツトレジスタ３３とで構成されていた。

第３図は、ディジタル信号出力回路３を含むＣＤプレー
ヤの信号処理回路の構成の一例を示す図であり、後述の
実施例の説明にも共通に用いるものである。

第３図において、ＣＤプレーヤの信号処理回路は、復調
部１と、信号処理部２と、ディジタル信号出力回路３と
、インターフェース部４と、システムバスラと、マイク
ロコンピュータ６と、キー入力部・表示部７とから構成
さ−れていた。

以上の構成、および、それぞれの機能については、ＣＤ
プレーヤの信号処理系として周知のものであり、本発明
に直接関連する以下のもの以外は冗長とならないよう説
明を省略する。

次に、第４図に示した従来のディジタル信号出力回路の
動作について、第３図に示すＣＤプレーヤの信号処理回
路全体の動作との関連にて説明する。

周知のように、ＣＤでは、信号の記録再生に、Ｅ　Ｆ　
Ｍ　（Ｅｉｇｈｔ　ｔｏ　Ｆｏｕｒｔｅｅｎ　Ｍｏｄｕ
ｌａｔｉｏｎ）が採用されている。ピックアップからの
ＥＦＭ信号■は、入力端子Ｔ１より入力され、復調部１
にて復調され、８ビツトのシンボルデータとなって信号
処理部２に入力される。

信号処理部２は、デインタリーブ、誤り訂正等の信号処
理を行ない、処理後のデータをディジタル信号出力回路
３に入力する。

ディジタル信号出力回路３は、入力された信号処理済の
８ビツトのデータを、データバス３１、比カデータレジ
スタ３２．１６ビツトシフトレジスタ３３等からなる出
力信号処理回路で処理し、１６ビツトのディジタル信号
出力りを形成する。

データバス３１は、信号処理部２で処理された８ビツト
の信号データを、上位８ビツトと下位８ビツトのそれぞ
れの区分に対応して、出力データレジスタ３２とインタ
ーフェースする機能を有する。

出力データレジスタ３２は、１６ビツトの並列シフトレ
ジスタであり、データバス３１からの上位８ビツト、お
よび下位８ビツトの信号処理済のデータを格納して、１
６ビツトの出力データを形成する。

１６ビツトシフトレジスタ３３は、１６ビツトの並列入
力直列出力シフトレジスタで、出力データレジスタ３２
から１６ビツトの並列データを受け、これを格納し、所
定のタイミングでシリアルデータとして１６ビツトのデ
ィジタル信号りを出力する。

インタフェース部４は、復調されたサブコード信号から
トラック番号、インデックス番号等を復号してキー入力
部・表示部７に表示するとともに、システム制御用のマ
イクロコンピュータ−６と、システムバス５を介してイ
ンタフェースするものである。

キー入力部・表示部７は、ＣＤプレーヤの前面パネル、
または、リモートコントロールのキーで、トラック番号
、インデックス番号等の入力を行なう。

以上説明したように、従来のこの種のディジタル信号出
力回路は、前段の信号処理において処理された処理単位
、たとえばＣＤの場合８ビツト、のデータを複数個、所
定の時間順序で並べて結合することにより所定のビット
長、たとえば、１６ビツトのシリアル出力データを形成
する等の機能を有している。

〔発明が解決しようとする課題〕

上述した従来のディジタル信号出力回路は、復調され信
号処理されたた再生音楽信号に対するレベル設定機能を
有していない。

したがって、フェードイン、フェードアウト等のように
、再生レベルを変更する場合、ディジタルアナログ変換
後のアナログ信号にて、これを行なうことが一般的であ
った。

この場合、たとえば、ＣＤプレーヤからの再生音楽信号
を入力としているオーディオ増幅器の音量調整器の手動
操作により再生レベルの変更を行なう必要があるという
欠点があった。

また、ＣＤ再生信号を、テープレコーダにて、磁気テー
プに録音する場合、フェードイン、フェードアウトを実
施するときは、テープレコーダの録音レベル調整器を、
操作者が手動で調整するか、あるいは、そのテープレコ
ーダに、フェードイン、フェードアウト機能を付加する
必要があるという欠点があった。

さらに、可変レベル出力端子を有するＣＤプレーヤでは
、そのレベル可変用の音量調整器を装備する必要があり
、コストが上昇するという欠点があった。

〔課題を解決するための手段〕

本発明のディジタル信号出力回路は、第一のパラレルデ
ィジタル信号を所定の様式の第二のシリアルディジタル
信号に構成し、定められた時間順序で出力するディジタ
ル信号出力回路において、前記第一のパラレルディジタ
ル信号を予め定められた様式の前記第二のディジタル信
号に変換して記憶する第一の記憶手段と、 予め定められた第一の時刻信号ごとに前記第一の記憶手
段から前記第二のディジタル信号をシフトされ、予め定
められた第二の時刻信号ごとにシフトされた前記第二の
ディジタル信号を直列に最上位のビットから順次に出力
する第二の記憶手段と、 前記第二の記憶手段に記憶された前記第二のディジタル
信号を前記第二の時刻信号ごとに出力するとき、前記第
二のディジタル信号の最上位ビットから任意に設定した
任意設定値のビットまで出力を禁止する出力制御手段を
有するものである。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図において、対象とするディジタル信号出力回路は
、従来の例で引用したＣＤプレーヤ用のものとする。

第１図を参照すると、本発明のディジタル信号出力回路
３は、前述の従来の技術の例で示したものと共通部分で
ある、データバス３１と」出力データレジスタ３２と、
１６ビツトシフトレジスタ３３に加えて、レベル制御部
４０とから構成されている。

レベル制御部４０は、タイミング発生器３４と、アンド
ゲート３５，３６と、カウンタ３７と、一致検出器３８
と、ＲＳフリップフロップ３９とから構成されている。

第３図は、ディジタル信号出力回路３を含むＣＤプレー
ヤの信号処理回路の構成の一例を示す図であり、前述の
従来例の説明にも共通に用いたものである。

第３図において、ＣＤプレーヤの信号処理回路は、復調
部１と、信号処理部２と、ディジタル信号出力回路３と
、インターフェース部４と、システムバスラと、マイク
ロコンピュータ６と、キー入力部・表示部７とから構成
されている。

以上の構成、および、それぞれの機能については、前述
の従来の技術の例で示したものと共通部□　分であり、
本実施例に直接関連する以下のもの以外は冗長とならな
いよう説明を省略する。

次に、本実施例の動作について説明する。

前述の従来例で説明したように、ＣＤでは信号の記録再
生に、Ｅ　Ｆ　Ｍ　（Ｅｉｇｈｔ　ｔｏ　Ｆｏｕｒｔｅ
ｅｎ　ＭｏｄｕＩａｔｉｏｌｌ）が採用されている。ピ
ックアップからのＥＦＭ信号■は、入力端子Ｔ１より入
力され、復調部１にて復調され、８ビツトのシンボルデ
ータとなって信号処理部２に入力される。

信号処理部２は、デインタリーブ、誤り訂正等の信号処
理を行ない、処理後のデータをディジタル信号出力回路
３に入力する。

ディジタル信号出力回路３は、入力された信号処理済の
８ビツトのデータを、データバス３１、出力データレジ
スタ３２．１６ビツトシフトレジスタ３３等からなる出
力信号処理回路で処理し、１６ビツトのディジタル信号
出力りを形成する。

さらに、マイクロコンピュータ６の制御により、システ
ムバス５とインターフェース部４を介して、レベル制御
部４０は前述のディジタル信号のディジタル数値で表さ
れるレベルを可変する。

インタフェース部４は、復調されたサブコード信号から
トラック番号、インデックス番号等を復号してキー入力
部・表示部７に表示するとともに、システム制御用のマ
イクロコンピュータ−６と、システムバスラを介してイ
ンタフェースするものである。

キー入力部・表示部７は、ＣＤプレーヤの前面パネル、
または、リモートコントロールのキーで、トラック番号
、インデックス番号等の入力を行なうとともに、フェー
ドイン、フェードアウト等のレベル制御の指定を入力す
る。

キー入力部３より、たとえば、フェードインのレベル制
御命令が発せられると、マイクロコンピュータ６に転送
される。マイクロコンピュータ６はこれを、一連のレベ
ル制御プログラムからなる制御コマンドとして、システ
ムバス５を介して、インタフェース部４に入力する。イ
ンタフェース部４は、このうちのレベル設定値、すなわ
ち、信号の減衰量を、本実施例では４ビツトのデータＡ
に変換して、ディジタル信号出力回路３のレベル制御部
４０に入力する。

レベル制御部４０は、データＡにより、シリアルシフト
禁止信号Ｓを発生し、１６ビツトシフトレジスタ３３を
制御することにより、端子ＴＤから出力されるディジタ
ル信号出力りのレベル調整を行なう。

第２図は、第１図で示す本実施例の回路のタイムチャー
トである。

以上のレベル制御の部分について、さらに詳しく説明す
る。

周知のように、ＣＤシステムでは、１６ビツトシリアル
の２の補数２進符号を採用している。したがって、ＭＳ
Ｂは、再生信号波形の正の場合は０、また負の場合は１
と符号を示すことになる。

これをディジタルアナログ変換してアナログのオーディ
オ信号として出力する。

前述のように、ディジタル信号出力回路３は、信号処理
環部２から処理済の８ビツトの並列データを入力され、
データバス３１を介して上位８ビツトと下位８ビツトの
それぞれの区分に対応して、出力データレジスタ３２に
格納して、１６ビツトの出力データを形成する。

１６ビツトシフトレジスタ３３は、１６ビツトの並列入
力直列出力シフトレジスタで、出力データレジスタ３２
から１６ビツトの並列データを受け、これを格納し、所
定のタイミングでシリアルデータとして１６ビツトのデ
ィジタル信号りを出力する。

ここで、信号処理系のクロックパルスＣＰは、第３図に
示すように、ＣＰＩ、ＣＰ２の２相のものを用いる。ま
た、特に断らないかぎり、信号のハイレベルを論理値「
ＩＪ、ローレベルを論理値「０」とする。

クロックパルスＣＰＩにより動作するレベル制御部４０
のタイミング発生器３４からのロード信号りにより、出
力データレジスタ３２がら、１６ビツトシフトレジスタ
３３にディジタル信号りがロードされる。ロード信号り
が立下がり「０」になると、シフト信号Ｓが立上がり、
１６ビツトのシリアルデータがシフトしている期間「１
」を保持する。

このとき、インタエース部４から入力されている４ビツ
トのレベル制御コマンドデータＡが、減衰量０、すなわ
ち、ディジタル数００００を指定したとする。この場合
、ロード信号してリセットされたカウンタ３７のカウン
ト値は０、すなわち、ｏｏｏｏであり、したがって、一
致検出器３８にて、両者の一致が検出されるのでその出
力は「１」となる、一致検出器３８の出力「１」は、ロ
ード信号してリセットされたＲＳフリップフロップ３９
に印加され、Ｑ出力「１」を出力する。

ＲＳＳフリップフロラ１３の出力「１」は、アンドゲー
ト３６にて、クロックパルスＣＰ２とアンドを取ってこ
れを通過させ、したがって、ＣＰ２に同期して、１６ビ
ツトシフトレジスタ３３がその記憶している数値を、Ｍ
ＳＢより順次シリアルに出力する。

以上の説明より明かなように、この場合は、１６ビツト
シフトレジスタ３３の記憶数値が全部出力される。した
がって減衰量はＯである。

次に、レベル制御コマンドのデータが、たとえば３、す
なわち、００１１であるとする。

この場合、一致検出器３８は、カウンタ３７が３、すな
わち、００１１と計数するまでは「０」を出力している
ので、ＲＳフリップフロップ３９の出力も「０」、した
がって、アンドゲート３６の出力もｒ□、で、１６ビツ
トシフトレジスタ３３はその間停止してＭＳＢを出力し
続けている。

カウンタ３７が３まで計数すると、一致検出器３８、Ｒ
Ｓフリップフロップ３９、アンドゲート３６が、それぞ
れ「１」を出力し、１６ビツトシフトレジスタ３３にク
ロックパルスＣＰ２が印加され、シフト動作が開始され
て、その記憶数値がＭＳＢより順次出力される。

以上の説明より明かなように、この場合は、１６ビツト
シフトレジスタ３３の記憶数値が３ビツト分遅れて出力
され、その間ＭＳＢを出力している。いま、ＭＳＢが０
、すなはち、正の場合、００００となり次に第２ＳＢ以
下が出力される。負の場合も、まず、１１１１、次に第
２ＳＢ以下が出力される。この結果、３ビツト分、すな
わち、２Ｓ　（１８ｄＢ）の出力レベル低下が実現でき
たことになる。

以上、本発明の詳細な説明したが、本発明は上記実施例
に限られることなく種々の変形が可能である。

〔発明の効果〕

以上説明したように本発明は、ディジタル信号出力回路
に、通常の出力処理に加えて若干の回路を付加すること
により、ディジタル符号による制御信号により任意に減
衰量を設定する機能を持たせて、音楽再生のレベルを自
由に可変できる効果がある。

また、一般のテープレコーダ等への録音の際のフェード
イン、フェードアウト等の高度なオージオ処理技法を、
高品質に、たとえば、レベル変化率を一定に、しかも容
易に実施できるという効果がある。

さらに、この種のディジタルオーディオ機器におけるア
ナログ信号系の音量調整器を省略することもできるので
、コストの節減に効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示す回路のタイムチャート、第３図はＣＤプレ
ーヤの構成の一例を示すブロック図、第４図は従来のデ
ィジタル信号出力回路の一例を示す回路図である。 １・・・復調部、２・・・信号処理部、３・・・ディジ
タル信号出力回路、４・・・インターフェース部、５・
・・システムバス、６・・・マイクロコンピュータ、７
・・・キー入力部・表示部、３１・・・データバス、３
２・・・出力データレジスタ、３３・・・１６ビツトシ
フトレジスタ、３４・・・タイミング発生器、３５．３
６・・・アンドゲート、３７・・・カウンタ、３８・・
・一致検出器、３９・・・ＲＳフリップフロップ、４０
・・・レベル制御部。

Claims (1)

1. 【特許請求の範囲】 １、第一のパラレルディジタル信号を所定の様式の第二
   のシリアルディジタル信号に変換し、定められた時間順
   序で出力するディジタル信号出力回路において、 前記第一のパラレルディジタル信号を予め定められた様
   式の前記第二のディジタル信号に変換して記憶する第一
   の記憶手段と、 予め定められた第一の時刻信号ごとに前記第一の記憶手
   段から前記第二のディジタル信号をシフトされ、予め定
   められた第二の時刻信号ごとにシフトされた前記第二の
   ディジタル信号を直列に最上位のビットから順次に出力
   する第二の記憶手段と、 前記第二の記憶手段に記憶された前記第二のディジタル
   信号を前記第二の時刻信号ごとに出力するとき、前記第
   二のディジタル信号の最上位ビットから任意に設定した
   任意設定値のビットまで出力を禁止する出力制御手段を
   有することを特徴とするディジタル信号出力回路。 ２、前記ディジタル信号出力回路は、コンパクトディス
   クプレーヤの信号処理回路の出力回路であることを特徴
   とする請求項１記載のディジタル信号出力回路。 ３、前記第二の記憶手段は前記第一の時刻信号ごとに並
   列に前記第一の記憶手段から記憶数値をシフトされるシ
   フトレジスタであり、前記第二の時刻信号は前記シフト
   レジスタを駆動するクロックパルスであって、前記出力
   制御手段は、前記クロックパルスが前記任意設定値に達
   するまで前記シフトレジスタに印加されないよう禁止す
   る手段を含むことを特徴とする請求項１記載のディジタ
   ル信号出力回路。 ４、前記任意設定値の設定は、キー入力による制御指令
   手段の指定にしたがって前記コンパクトディスクプレー
   ヤを制御するマイクロコンピュータにより行なわれるこ
   とを特徴とする請求項２または３記載のディジタル信号
   出力回路。