JPH04158277A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH04158277A JPH04158277A JP2283896A JP28389690A JPH04158277A JP H04158277 A JPH04158277 A JP H04158277A JP 2283896 A JP2283896 A JP 2283896A JP 28389690 A JP28389690 A JP 28389690A JP H04158277 A JPH04158277 A JP H04158277A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- stage
- input
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 9
- 230000007246 mechanism Effects 0.000 claims description 8
- 238000004904 shortening Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路に関し、特に論理回路のテストに間す
る。
る。
従来、この種の集積回路では、回路内のスキャンフリッ
プフロップの全てをスキャン経路に使用するか、または
各スキャンフリップフロップにアドレスを設定しそれを
選択する形となっていた。
プフロップの全てをスキャン経路に使用するか、または
各スキャンフリップフロップにアドレスを設定しそれを
選択する形となっていた。
上述した従来の集積回路では、回路内のスキャンフリッ
プフロップの全てをスキャン経路に使用するか、または
各スキャンフリップフロップにアドレスを設定しそれを
選択する形となっていた。
プフロップの全てをスキャン経路に使用するか、または
各スキャンフリップフロップにアドレスを設定しそれを
選択する形となっていた。
回路内のスキャンフリップフロップの全てをスキャン経
路に使用する方法では、一部のスキャンフリップフロッ
プのみを使用すればテストが可能な場合にも、全フリッ
プフロップをスキャンする必要があり、テスト時間が長
くなるという欠点を有していた。
路に使用する方法では、一部のスキャンフリップフロッ
プのみを使用すればテストが可能な場合にも、全フリッ
プフロップをスキャンする必要があり、テスト時間が長
くなるという欠点を有していた。
これに対し、アドレスを設定しスキャンフリップフロッ
プを選択する方法では付加回路の増大、アドレス選択回
路から各フリップフロップへの信号線の引き回しによる
配線領域の使用の増大をまねくという欠点を有していた
。
プを選択する方法では付加回路の増大、アドレス選択回
路から各フリップフロップへの信号線の引き回しによる
配線領域の使用の増大をまねくという欠点を有していた
。
本発明の集積回路は、スキャンフリップフロップの出力
の後に状態保持機構を有し、スキャンフリップフロップ
のスキャン入力に、前記状態保持機構をセレクト信号と
し、スキャンフリップフロップのスキャン入力の値とス
キャン出力の値の選択を行なうセレクト回路を有してい
る。
の後に状態保持機構を有し、スキャンフリップフロップ
のスキャン入力に、前記状態保持機構をセレクト信号と
し、スキャンフリップフロップのスキャン入力の値とス
キャン出力の値の選択を行なうセレクト回路を有してい
る。
第１図は本発明の一実施例のプロ・ンク図である。
図において、スキャン経路中の２段のスキャンフリップ
フロップを抜きだした図となっている。
フロップを抜きだした図となっている。
いま、図中下部のスキャンフリップフロップをｎ段目と
し、上部のスキャンフリップフロップのｎ＋１段とする
。
し、上部のスキャンフリップフロップのｎ＋１段とする
。
１０１はｎ＋１段目のセレクタであり、１０２はｎ＋１
段目のスキャンフリップフロップであり、１０３はｎ＋
１段目のラッチであり、１０４はｎ段目のセレクタであ
り、１０５はｎ段目のスキャンフリップフロップであり
、１０６はｎ段目のラッチで“あり、１０７はｎ＋１段
目の入力データ信号であり、１０８はｎ＋１段目のスキ
ャン入力であり、１０９はｎ＋１段目のスキャン出力で
あり、１１０はｎ−１段目のスキャン出力で゛あり、１
１１はｎ−１段目のスキャン入力であり、１１２はｎ段
目の入力データ信号てあり、１１３は通常モードとテス
トモードのセレクト信号てあり、１１４はクロック信号
であり、１１５はラッチのイネーブル信号であり、１１
６はラッチのセット信号である。
段目のスキャンフリップフロップであり、１０３はｎ＋
１段目のラッチであり、１０４はｎ段目のセレクタであ
り、１０５はｎ段目のスキャンフリップフロップであり
、１０６はｎ段目のラッチで“あり、１０７はｎ＋１段
目の入力データ信号であり、１０８はｎ＋１段目のスキ
ャン入力であり、１０９はｎ＋１段目のスキャン出力で
あり、１１０はｎ−１段目のスキャン出力で゛あり、１
１１はｎ−１段目のスキャン入力であり、１１２はｎ段
目の入力データ信号てあり、１１３は通常モードとテス
トモードのセレクト信号てあり、１１４はクロック信号
であり、１１５はラッチのイネーブル信号であり、１１
６はラッチのセット信号である。
この例では、スキャンフリップフロップに付随する記憶
機構としてレベル制御のラッチを使用している。使用す
るスキャンフリップフロップの選択を行なう場合は、ま
ず全段のラッチを′１”にセットする。次に、選択した
い段目のスキャンフリップフロップに対応した段数＋１
番目のビットに“′１”を、選択したくない段目のスキ
ャンフリップフロップに対応した段数＋１番目のビット
に“０′°を対応させたスキャン人力バタンをスキャン
入力を通して入力する。
機構としてレベル制御のラッチを使用している。使用す
るスキャンフリップフロップの選択を行なう場合は、ま
ず全段のラッチを′１”にセットする。次に、選択した
い段目のスキャンフリップフロップに対応した段数＋１
番目のビットに“′１”を、選択したくない段目のスキ
ャンフリップフロップに対応した段数＋１番目のビット
に“０′°を対応させたスキャン人力バタンをスキャン
入力を通して入力する。
次に、ラッチをイネーブル状態にし、各ラッチにセット
する。このとき、スキャンフリップフロップに前に設け
られたセレクタは、その段のラッチの出力が“１”の場
合は前段のフリップフロップの出力を、“０″の場合は
前段のフリップフロップの入力を選択する構成となって
いるため、１回目のスキャンパタンをラッチにロードし
た後は、Ｏ″の入った段の前のスキャンフリップフロッ
プはスキャン経路として選択されず、必要なスキャンフ
リップフロップのみが選択され、必要なフリップフロッ
プ数に対応したビット数分のパタンを入力すれば良く、
テスト時間を短縮することが可能である。
する。このとき、スキャンフリップフロップに前に設け
られたセレクタは、その段のラッチの出力が“１”の場
合は前段のフリップフロップの出力を、“０″の場合は
前段のフリップフロップの入力を選択する構成となって
いるため、１回目のスキャンパタンをラッチにロードし
た後は、Ｏ″の入った段の前のスキャンフリップフロッ
プはスキャン経路として選択されず、必要なスキャンフ
リップフロップのみが選択され、必要なフリップフロッ
プ数に対応したビット数分のパタンを入力すれば良く、
テスト時間を短縮することが可能である。
第２図は本発明の第２の実施例のブロック図である。
図においては、スキャン経路中の２段のスキャンフリッ
プフロップを抜きだした図となっている。いま、図中下
部のスキャンフリップフロップのｎ段目とし、上部のス
キャンフリップフロップをｎ＋１とする。
プフロップを抜きだした図となっている。いま、図中下
部のスキャンフリップフロップのｎ段目とし、上部のス
キャンフリップフロップをｎ＋１とする。
２０１はｎ＋１段目のセレクタであり、２０３はｎ＋１
段目のラッチであり、２０４はｎ段目の２０６はｎ段目
のラッチであり、２１０はｎ−１段目のスキャン出力で
あり、２１１はｎ−１段目のスキャン入力であり、２１
７は第２のリセト信号であり、２１８は第１のリセット
信号であり、２１９はｎ−１段目のラッチの出力である
。
段目のラッチであり、２０４はｎ段目の２０６はｎ段目
のラッチであり、２１０はｎ−１段目のスキャン出力で
あり、２１１はｎ−１段目のスキャン入力であり、２１
７は第２のリセト信号であり、２１８は第１のリセット
信号であり、２１９はｎ−１段目のラッチの出力である
。
この例では、選択したい段目のスキャンフリップフロッ
プに対応した段数番目のビットに°′１″を、選択した
くない段目のスキャンフリップフロップに対応した段数
番目のビットに“０′”を対応させたスキャン入力バタ
ンをスキャン入力を通して入力する、この選択するフリ
ップフロップの段数とスキャンパタンのビットの対応が
１段ずれていることを除けば、基本動作は第１の実施例
と同じである。
プに対応した段数番目のビットに°′１″を、選択した
くない段目のスキャンフリップフロップに対応した段数
番目のビットに“０′”を対応させたスキャン入力バタ
ンをスキャン入力を通して入力する、この選択するフリ
ップフロップの段数とスキャンパタンのビットの対応が
１段ずれていることを除けば、基本動作は第１の実施例
と同じである。
この例では、ラッチにリセット信号をもたせているが、
この例のようにリセット信号を数種類用意し、必要でな
いスキャンフリップフロップのみつながるリセット信号
にリセット値を入れることによって、スキャンフリップ
フロップ選択時のスキャン段数を少なくすることも可能
である。
この例のようにリセット信号を数種類用意し、必要でな
いスキャンフリップフロップのみつながるリセット信号
にリセット値を入れることによって、スキャンフリップ
フロップ選択時のスキャン段数を少なくすることも可能
である。
以上説明したように本発明は、スキャンテスト回路にお
いて、スキャンフリップフロップの出力の後に状態保持
機構を有し、スキャンフリップフロップのスキャン入力
に、前記状態保持機構をセレクト信号とし、スキャンフ
リップフロップのスキャン入力の値とスキャン出力の値
の選択を行なうセレクト回路を有することにより、スキ
ャン経路の自由な選択を可能としている。また、さらに
前記保持機構にリセット線等を付加することにより、一
部スキャン経路の切り放しを可能とする。
いて、スキャンフリップフロップの出力の後に状態保持
機構を有し、スキャンフリップフロップのスキャン入力
に、前記状態保持機構をセレクト信号とし、スキャンフ
リップフロップのスキャン入力の値とスキャン出力の値
の選択を行なうセレクト回路を有することにより、スキ
ャン経路の自由な選択を可能としている。また、さらに
前記保持機構にリセット線等を付加することにより、一
部スキャン経路の切り放しを可能とする。
第１図は本発明の第１の実施例のブロック図、第２図は
本発明の第２の実施例のブロック図である。 １０１・・・ｎ＋１段目のセレクタ、１０２・・・ｎ＋
１段目のスキャンフリップフロップ、１０３・・・ｎ＋
１段目のラッチ、１０４・・・ｎ段目のセレクタ、１０
５・・・ｎ段目のスキャンフリップフロップ、１０６・
・・ｎ段目のラッチ、１０７・・・ｎ＋１段目の入力デ
ータ信号、１０８・・・ｎ＋１段目のスキャン入力、１
０９・・・ｎ＋１段目のスキャン出力、１１０・・・ｎ
−１段目のスキャン出力、１１１・・・ｎ−１段目のス
キャン入力、１１２・・・ｎ段目の入力データ信号、１
１３・・・通常モードとテストモードのセレクト信号、
１１４・・・クロック信号、１１５・・・ラッチのイネ
ーブル信号、１１６・・・ラッチのセット信号、２０１
・・・ｎ＋１段目のセレクタ、２１７・・・第２のリセ
ト信号、２１８・・・第１のリセット信号、２１９・・
・ｎ−１段目のラッチの出力。
本発明の第２の実施例のブロック図である。 １０１・・・ｎ＋１段目のセレクタ、１０２・・・ｎ＋
１段目のスキャンフリップフロップ、１０３・・・ｎ＋
１段目のラッチ、１０４・・・ｎ段目のセレクタ、１０
５・・・ｎ段目のスキャンフリップフロップ、１０６・
・・ｎ段目のラッチ、１０７・・・ｎ＋１段目の入力デ
ータ信号、１０８・・・ｎ＋１段目のスキャン入力、１
０９・・・ｎ＋１段目のスキャン出力、１１０・・・ｎ
−１段目のスキャン出力、１１１・・・ｎ−１段目のス
キャン入力、１１２・・・ｎ段目の入力データ信号、１
１３・・・通常モードとテストモードのセレクト信号、
１１４・・・クロック信号、１１５・・・ラッチのイネ
ーブル信号、１１６・・・ラッチのセット信号、２０１
・・・ｎ＋１段目のセレクタ、２１７・・・第２のリセ
ト信号、２１８・・・第１のリセット信号、２１９・・
・ｎ−１段目のラッチの出力。
Claims (1)
- スキャンテスト回路において、スキャンフリップフロッ
プの出力の後に状態保持機構を有し、スキャンフリップ
フロップのスキャン入力に、前記状態保持機構をセレク
ト信号とし、スキャンフリップフロップのスキャン入力
の値とスキャン出力の値の選択を行なうセレクト回路を
有し、スキャン経路の選択を可能とする回路を有する集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283896A JPH04158277A (ja) | 1990-10-22 | 1990-10-22 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283896A JPH04158277A (ja) | 1990-10-22 | 1990-10-22 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04158277A true JPH04158277A (ja) | 1992-06-01 |
Family
ID=17671587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2283896A Pending JPH04158277A (ja) | 1990-10-22 | 1990-10-22 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04158277A (ja) |
-
1990
- 1990-10-22 JP JP2283896A patent/JPH04158277A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63182585A (ja) | テスト容易化機能を備えた論理回路 | |
| EP0158679A1 (en) | A scannable asynchronous/synchronous cmos latch | |
| US4933575A (en) | Electric circuit interchangeable between sequential and combination circuits | |
| JP2632731B2 (ja) | 集積回路装置 | |
| JPH01195379A (ja) | 論理回路 | |
| US6691289B2 (en) | Semiconductor integrated circuit including circuit for selecting embedded tap cores | |
| US20030070128A1 (en) | Scan path circuit for test of logic circuit | |
| US5726998A (en) | Partial scan path test of a semiconductor logic circuit | |
| JPH04158277A (ja) | 集積回路 | |
| JPH01110274A (ja) | 試験回路 | |
| JPS59211146A (ja) | スキヤンイン方法 | |
| US5321641A (en) | Pseudo random pattern generation circuit | |
| JPH05215820A (ja) | スキャンパス回路 | |
| JPH06148290A (ja) | バウンダリスキャンレジスタ | |
| JPH0330326B2 (ja) | ||
| JPH06148291A (ja) | バウンダリスキャンレジスタ | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JP2848619B2 (ja) | テスト容易化回路 | |
| JP3532652B2 (ja) | バウンダリ・スキャン・テスト回路 | |
| JPH03105269A (ja) | テスト回路 | |
| JPH05206279A (ja) | 論理ｌｓｉ回路 | |
| JPH0682328B2 (ja) | デ−タ出力回路 | |
| JPH0560844A (ja) | 半導体集積回路 | |
| JPH05333103A (ja) | 半導体集積回路 | |
| JPH05281303A (ja) | 半導体集積回路 |