JPH04155969A - 半導体不揮発性記憶装置とその製造方法 - Google Patents
半導体不揮発性記憶装置とその製造方法Info
- Publication number
- JPH04155969A JPH04155969A JP2282703A JP28270390A JPH04155969A JP H04155969 A JPH04155969 A JP H04155969A JP 2282703 A JP2282703 A JP 2282703A JP 28270390 A JP28270390 A JP 28270390A JP H04155969 A JPH04155969 A JP H04155969A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- silicon oxynitride
- floating gate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 12
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims abstract description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 7
- 239000001272 nitrous oxide Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 7
- 239000010409 thin film Substances 0.000 abstract description 6
- 238000010893 electron trap Methods 0.000 abstract description 5
- 239000002356 single layer Substances 0.000 abstract description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 abstract 2
- 229960001730 nitrous oxide Drugs 0.000 abstract 1
- 235000013842 nitrous oxide Nutrition 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000001947 vapour-phase growth Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、浮遊ゲートに電子を蓄えることにより情報を
記憶し、この情報を紫外線照射または電気的に消去可能
な半導体不揮発性記憶装置とその製造方法に利用する。
記憶し、この情報を紫外線照射または電気的に消去可能
な半導体不揮発性記憶装置とその製造方法に利用する。
本発明は、浮遊ゲートと制御ゲートとを有する半導体不
揮発性記憶装置とその製造方法において、浮遊ゲートと
制御ゲート間の第二ゲート絶縁膜として、モノシランと
アンモニアと亜酸化窒素とを含むガスにより化学気相成
長法により形成されたシリコン酸化窒化膜を用いること
により、素子特性の安定化と信頼性の向上とを図るとと
もに製造方法の簡単化を図ったものである。
揮発性記憶装置とその製造方法において、浮遊ゲートと
制御ゲート間の第二ゲート絶縁膜として、モノシランと
アンモニアと亜酸化窒素とを含むガスにより化学気相成
長法により形成されたシリコン酸化窒化膜を用いること
により、素子特性の安定化と信頼性の向上とを図るとと
もに製造方法の簡単化を図ったものである。
第２図は従来の浮遊ゲート型不揮発性記憶装置を示す模
式的断面図である。
式的断面図である。
第２図の構造は、第一導電型の半導体基板１に、ソース
またはドレインとして働く第二導電型の不純物領域２と
、不純物領域２と隣接する半導体基板１０表面領域にチ
ャネル領域を有している。チャネル領域上には、第一ゲ
ート絶縁物となる第一シリコン酸化膜３を介して多結晶
シリコンからなる浮遊ゲート４、さらに浮遊ゲート４に
は、第二シリコン酸化膜５、シリコン窒化膜６、および
第三シリコン酸化膜７を介して第二の多結晶シリコンか
らなる制御ゲート８を有する構造で、制御ゲート８は、
コンタクト孔を介してゲート引出し電極９に接続されて
いる（例えば、特公平２−２３１０号公報参照）。
またはドレインとして働く第二導電型の不純物領域２と
、不純物領域２と隣接する半導体基板１０表面領域にチ
ャネル領域を有している。チャネル領域上には、第一ゲ
ート絶縁物となる第一シリコン酸化膜３を介して多結晶
シリコンからなる浮遊ゲート４、さらに浮遊ゲート４に
は、第二シリコン酸化膜５、シリコン窒化膜６、および
第三シリコン酸化膜７を介して第二の多結晶シリコンか
らなる制御ゲート８を有する構造で、制御ゲート８は、
コンタクト孔を介してゲート引出し電極９に接続されて
いる（例えば、特公平２−２３１０号公報参照）。
前述した従来の半導体不揮発性記憶装置では、浮遊ゲー
ト４と制御ゲート８との間の第二ゲート絶縁膜は、第二
シリコン酸化膜５とシリコン窒化膜６と第三シリコン酸
化膜７との三層構造で形成されている。このため、第二
シリコン酸化膜５とシリコン窒化膜６との界面や、シリ
コン窒化膜６と第三シリコン酸化膜７との界面に電子ト
ラップが多く存在し、書き込み動作や消去動作を行うと
きに膜中を流れる電流で、トラップが正および負に帯電
しやすい。このため素子特性が安定せず、製品として高
い信頼性が得られない欠点があった。
ト４と制御ゲート８との間の第二ゲート絶縁膜は、第二
シリコン酸化膜５とシリコン窒化膜６と第三シリコン酸
化膜７との三層構造で形成されている。このため、第二
シリコン酸化膜５とシリコン窒化膜６との界面や、シリ
コン窒化膜６と第三シリコン酸化膜７との界面に電子ト
ラップが多く存在し、書き込み動作や消去動作を行うと
きに膜中を流れる電流で、トラップが正および負に帯電
しやすい。このため素子特性が安定せず、製品として高
い信頼性が得られない欠点があった。
また、従来の三層膜による絶縁膜の形成では、各工程で
の製造上のバラツキが含まれてくるため、−回の気相成
長法に較べ膜厚のバラツキが大きく、安定して２００Å
以下の薄膜を形成することが困難な欠点があった。
の製造上のバラツキが含まれてくるため、−回の気相成
長法に較べ膜厚のバラツキが大きく、安定して２００Å
以下の薄膜を形成することが困難な欠点があった。
本発明の目的は、前記の欠点を除去することにより、素
子特性の安定化と信頼性の向上化、ならびに製造方法の
簡易化を図ることができる、半導体不揮発性記憶装置と
その製造方法を提供することにある。
子特性の安定化と信頼性の向上化、ならびに製造方法の
簡易化を図ることができる、半導体不揮発性記憶装置と
その製造方法を提供することにある。
本発明の半導体不揮発性記憶装置は、半導体基板上に第
一ゲート絶縁膜を介して形成された浮遊ゲートを含む半
導体不揮発性記憶装置において、前記浮遊ゲート上にシ
リコン酸化窒化膜からなる第二ゲート絶縁膜を介して形
成された制御ゲートを含むことを特徴とする。
一ゲート絶縁膜を介して形成された浮遊ゲートを含む半
導体不揮発性記憶装置において、前記浮遊ゲート上にシ
リコン酸化窒化膜からなる第二ゲート絶縁膜を介して形
成された制御ゲートを含むことを特徴とする。
また、本発明の半導体不揮発性記憶装置の製造方法は、
半導体基板上に第一ゲート絶縁膜と浮遊ゲートとを順次
形成する工程を備えた半導体不揮発性記憶装置の製造方
法において、前記浮遊ゲート上に、モノシランとアンモ
ニアと亜酸化窒素とを含むガスにより化学気相成長法で
シリコン酸化窒化膜を形成する工程と、このシリコン酸
化窒化膜上に制御ゲートを形成する工程とを含むことを
特徴とする。
半導体基板上に第一ゲート絶縁膜と浮遊ゲートとを順次
形成する工程を備えた半導体不揮発性記憶装置の製造方
法において、前記浮遊ゲート上に、モノシランとアンモ
ニアと亜酸化窒素とを含むガスにより化学気相成長法で
シリコン酸化窒化膜を形成する工程と、このシリコン酸
化窒化膜上に制御ゲートを形成する工程とを含むことを
特徴とする。
浮遊ゲートと制御ゲート間に挟まれる第二ゲート絶縁膜
は、モノシランとアンモニアと亜酸化窒素とを含むガス
により化学気相成長法で形成したシリコン酸化窒化膜の
一層構造である。
は、モノシランとアンモニアと亜酸化窒素とを含むガス
により化学気相成長法で形成したシリコン酸化窒化膜の
一層構造である。
従って、従来問題となったシリコン酸化膜とシリコン窒
化膜との界面に発生する電子トラップは発生せず、素子
特性の安定化および信頼性の向上を図ることができ、さ
らに、製造方法の簡単化を図ることが可能となる。
化膜との界面に発生する電子トラップは発生せず、素子
特性の安定化および信頼性の向上を図ることができ、さ
らに、製造方法の簡単化を図ることが可能となる。
なお、シリコン酸化窒化膜は酸化膜と窒化膜の双方の特
性を有し、浮遊ゲートと制御ゲートとを構成する多結晶
シリコンの浸透は十分に防止できる。
性を有し、浮遊ゲートと制御ゲートとを構成する多結晶
シリコンの浸透は十分に防止できる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）は本発明の半導体不揮発性記憶装置の一実
施例の平面図、第１図（ｂ）は第１図（ａ）のＡ−Ａ’
の模式的断面図、および第１図（Ｃ）は第１図（ａ）の
Ｂ−Ｂ’の模式的断面図である。
施例の平面図、第１図（ｂ）は第１図（ａ）のＡ−Ａ’
の模式的断面図、および第１図（Ｃ）は第１図（ａ）の
Ｂ−Ｂ’の模式的断面図である。
本実施例は、第一導電型の半導体基板１と、ソースまた
はドレインとして働く第二導電型の不純物領域２と、不
純物領域２に挟まれた半導体基板１の表面領域のチャネ
ル領域とから、ＭＯ３型トランジスタが構成される。チ
ャネル領域上には第−ゲート絶縁膜としての第一シリコ
ン酸化膜３を介して多結晶シリコンからなる浮遊ゲート
４、さらに浮遊ゲート４上には、シリコン酸化窒化膜１
０を介して多結晶シリコンからなる制御ゲート８を有し
、制御ゲート８は層間絶縁膜１１に設けられたコンタク
ト孔を介してゲート引出し電極９に接続される。
はドレインとして働く第二導電型の不純物領域２と、不
純物領域２に挟まれた半導体基板１の表面領域のチャネ
ル領域とから、ＭＯ３型トランジスタが構成される。チ
ャネル領域上には第−ゲート絶縁膜としての第一シリコ
ン酸化膜３を介して多結晶シリコンからなる浮遊ゲート
４、さらに浮遊ゲート４上には、シリコン酸化窒化膜１
０を介して多結晶シリコンからなる制御ゲート８を有し
、制御ゲート８は層間絶縁膜１１に設けられたコンタク
ト孔を介してゲート引出し電極９に接続される。
本発明の半導体不揮発性記憶装置の特徴は、第１図（ａ
）、（ｂ）および（Ｃ）において、浮遊ゲート４と制御
ゲート８間の第二ゲート絶縁膜として、シリコン酸化窒
化膜１０を設けたことにある。
）、（ｂ）および（Ｃ）において、浮遊ゲート４と制御
ゲート８間の第二ゲート絶縁膜として、シリコン酸化窒
化膜１０を設けたことにある。
次に、本発明の半導体不揮発性記憶装置の製造方法につ
いて説明する。
いて説明する。
シリコン酸化窒化膜１（ｌは、ガスとして、モノシラン
と、アンモニアと、亜酸化窒素とを含むガスを用い、通
常に気相成長法により形成される。
と、アンモニアと、亜酸化窒素とを含むガスを用い、通
常に気相成長法により形成される。
従来の三層膜構成では膜厚のバラツキが大きく、２００
Å以下の薄い膜を形成するのは困難であったが、本実施
例によると一回の化学気相成長法によりシリコン酸化窒
化膜を形成しているので、１５０Ａ以下の薄い膜を精度
良く形成することが可能となる。
Å以下の薄い膜を形成するのは困難であったが、本実施
例によると一回の化学気相成長法によりシリコン酸化窒
化膜を形成しているので、１５０Ａ以下の薄い膜を精度
良く形成することが可能となる。
以上説明したように、本発明は、浮遊ゲートと制御ゲー
トとの間にシリコン酸化窒化膜を用いることにより、電
子トラップの少ない絶縁膜を形成することができ、素子
特性が安定し、高い信頼性が得られる効果がある。また
、シリコン酸化窒化膜は一回の化学気相成長で形成する
ので、製造上のバラツキが小さく１５０Å以下の薄い膜
でも簡単に、均一に形成することができる効果がある。
トとの間にシリコン酸化窒化膜を用いることにより、電
子トラップの少ない絶縁膜を形成することができ、素子
特性が安定し、高い信頼性が得られる効果がある。また
、シリコン酸化窒化膜は一回の化学気相成長で形成する
ので、製造上のバラツキが小さく１５０Å以下の薄い膜
でも簡単に、均一に形成することができる効果がある。
第１図（ａ）は本発明の半導体不揮発性記憶装置の一実
施例を示す平面図。 第１図（ｂ）は第１図（ａ）のＡ−Ａ’の模式的断面図
。 第１図（Ｃ）は第１図（ａ）のＢ−Ｂ’の模式的断面図
。 第２図は従来例を示す模式的断面図。 １・・・半導体基板、２・・・不純物領域、３・・・第
一シリコン酸化膜、４・・・浮遊ゲート、５・・・第二
シリコン酸化膜、６・・・シリコン窒化膜、７・・・第
三シリコン酸化膜、訃・・制御ゲート、９・・・ゲート
引出し電極、１０・・・シリコン酸化窒化膜、１１・・
・層間絶縁膜。
施例を示す平面図。 第１図（ｂ）は第１図（ａ）のＡ−Ａ’の模式的断面図
。 第１図（Ｃ）は第１図（ａ）のＢ−Ｂ’の模式的断面図
。 第２図は従来例を示す模式的断面図。 １・・・半導体基板、２・・・不純物領域、３・・・第
一シリコン酸化膜、４・・・浮遊ゲート、５・・・第二
シリコン酸化膜、６・・・シリコン窒化膜、７・・・第
三シリコン酸化膜、訃・・制御ゲート、９・・・ゲート
引出し電極、１０・・・シリコン酸化窒化膜、１１・・
・層間絶縁膜。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に第一ゲート絶縁膜を介して形成され
た浮遊ゲートを含む半導体不揮発性記憶装置において、 前記浮遊ゲート上にシリコン酸化窒化膜からなる第二ゲ
ート絶縁膜を介して形成された制御ゲートを含む ことを特徴とする半導体不揮発性記憶装置。 ２、半導体基板上に第一ゲート絶縁膜と浮遊ゲートとを
順次形成する工程 を備えた半導体不揮発性記憶装置の製造方法において、 前記浮遊ゲート上に、モノシランとアンモニアと亜酸化
窒素とを含むガスにより化学気相成長法でシリコン酸化
窒化膜を形成する工程と、 このシリコン酸化窒化膜上に制御ゲートを形成する工程
と を含むことを特徴とする半導体不揮発性記憶装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2282703A JP2871836B2 (ja) | 1990-10-19 | 1990-10-19 | 半導体不揮発性記憶装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2282703A JP2871836B2 (ja) | 1990-10-19 | 1990-10-19 | 半導体不揮発性記憶装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04155969A true JPH04155969A (ja) | 1992-05-28 |
| JP2871836B2 JP2871836B2 (ja) | 1999-03-17 |
Family
ID=17655956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2282703A Expired - Fee Related JP2871836B2 (ja) | 1990-10-19 | 1990-10-19 | 半導体不揮発性記憶装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2871836B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489649B2 (en) | 1996-12-26 | 2002-12-03 | Hitachi, Ltd. | Semiconductor device having nonvolatile memory and method of manufacturing thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62172733A (ja) * | 1986-01-16 | 1987-07-29 | ア−ルシ−エ− コ−ポレ−ション | 半導体基体 |
| JPS63244651A (ja) * | 1987-03-30 | 1988-10-12 | Nec Corp | 半導体装置 |
| JPH01145822A (ja) * | 1987-12-02 | 1989-06-07 | Seiko Instr & Electron Ltd | 半導体装置の絶縁膜および半導体装置の絶縁膜の製造方法 |
| JPH01179369A (ja) * | 1988-01-05 | 1989-07-17 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH01248561A (ja) * | 1988-03-29 | 1989-10-04 | Seiko Instr Inc | 半導体装置の製造方法 |
-
1990
- 1990-10-19 JP JP2282703A patent/JP2871836B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62172733A (ja) * | 1986-01-16 | 1987-07-29 | ア−ルシ−エ− コ−ポレ−ション | 半導体基体 |
| JPS63244651A (ja) * | 1987-03-30 | 1988-10-12 | Nec Corp | 半導体装置 |
| JPH01145822A (ja) * | 1987-12-02 | 1989-06-07 | Seiko Instr & Electron Ltd | 半導体装置の絶縁膜および半導体装置の絶縁膜の製造方法 |
| JPH01179369A (ja) * | 1988-01-05 | 1989-07-17 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH01248561A (ja) * | 1988-03-29 | 1989-10-04 | Seiko Instr Inc | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489649B2 (en) | 1996-12-26 | 2002-12-03 | Hitachi, Ltd. | Semiconductor device having nonvolatile memory and method of manufacturing thereof |
| US6596585B2 (en) | 1996-12-26 | 2003-07-22 | Hitachi, Ltd. | Method of manufacturing semiconductor device |
| US6764902B2 (en) | 1996-12-26 | 2004-07-20 | Renesas Technology Corp. | Method of manufacturing semiconductor device |
| US7075139B2 (en) | 1996-12-26 | 2006-07-11 | Hitachi, Ltd. | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2871836B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731238A (en) | Integrated circuit having a jet vapor deposition silicon nitride film and method of making the same | |
| US5208174A (en) | Method for manufacturing a nonvolatile semiconductor memory device | |
| JPH07240478A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JPH05129630A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH04155969A (ja) | 半導体不揮発性記憶装置とその製造方法 | |
| JPH06104451A (ja) | 不揮発性半導体記憶装置 | |
| JP2001189390A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH0992738A (ja) | 半導体装置およびその製造方法 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPH08107155A (ja) | 不揮発性半導体のメモリ素子及びその製造方法 | |
| JPH05129632A (ja) | 電荷トラツプ膜 | |
| JPH02114568A (ja) | 不揮発性記憶装置の製造方法 | |
| JPS62266872A (ja) | 半導体記憶装置 | |
| JPH0227773A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH01189966A (ja) | 不揮発性半導体メモリ装置 | |
| JPS607777A (ja) | 不揮発性モスメモリ装置 | |
| JP2830808B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH03218075A (ja) | 半導体記憶装置の製造方法 | |
| JPH05315623A (ja) | 不揮発性半導体記憶装置 | |
| JPH05129631A (ja) | 不揮発性半導体記憶装置 | |
| JPH02218167A (ja) | 半導体記憶装置の製造方法 | |
| JPS6224673A (ja) | 半導体記憶装置の製造方法 | |
| JPH05129629A (ja) | 電荷トラツプ膜の製造方法 | |
| JPH0341775A (ja) | 半導体記憶装置の製造方法 | |
| JPH0817210B2 (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |