JPH04155396A - 楽音処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、記憶手段に記憶されたデータに基づいて楽
音を合成する電子楽器などに用いて好適な楽音処理装置
に関する。

「従来の技術」 従来より、電気的あるいは電子的な回路（いわゆるハー
ドウェア）によって楽音を合成する方法のほかに、ソフ
トウェア的に楽音を合成することも一般的に行われてい
る。そのために、一般のＣＰＵ（中央処理装置）や楽音
処理用のＤＳＰ（Ｄｉ・ｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐ
ｒｏｃｅｓｓｏｒ）などが用いられている。

「発明が解決しようとする課題」 ところで、上述したＣＰＵは本来汎用の制御装置であり
、他方のＤＳＰは一般的な信号の処理装置であるため、
電子楽器に用いる楽音信号制御用の装置として利用する
には不向きな面があった。

すなわち、通常のＣＰｔＪやＤＳＰでは、時分割処理に
よる複数系列の楽音制御（複数の楽音を１つの音源によ
り合成する；ポリフォニック）を行う場合には、各系列
のデータなどが系列を切換える度に所定のメモリ領域に
保存されることになる。

このため、ＣＰＵは、−旦、記憶したデータを、各系列
の処理毎に、所定の領域に読み出してくるか、あるいは
、各系列毎に独立した処理を行う必要があった。したが
って、一方のＣＰＵにおいては、系列変更毎にそれらの
非常に大きなオーバーヘッドが存在することになってし
まう。また、他方のＤＳＰにおいては、各系列毎にプロ
グラムが必要となるため、これを記憶しておく記憶領域
が・　　大きくなってしまうという問題を生じ、かつ各
ブ、　　ログラム毎にレジスタの内容を転送しなければ
ならないため、全体の処理能力が低下するという問題を
生じた。

この発明は、上述した問題に鑑みてなされたもので、楽
音制御処理の負担を軽減し、高速処理を可能とするとと
もに、各系列毎のデータやプログラムの共有化ができる
楽音処理装置を提供することを目的としている。

「課題を解決するための手段」 上記問題を解決するために、請求項１記載の発明では、
楽音を特徴付ける複数のパラメータが記憶される第１の
記憶手段と、 補償データが記憶される第２の記憶手段と、所定のタイ
ミングで前記第２の記憶手段から前記補償データを読み
出し、該補償データによって前記第１の記憶手段のアド
レスを修飾するアドレス修飾手段と、 前記補償データによって修飾されたアドレスの前記パラ
メータに基づいて楽音を形成する楽音形成手段と を具備することを特徴とする 請求項２記載の発明では、楽音を特徴付ける複数のパラ
メータが記憶される第１の記憶手段と、第１および第２
の補償データが記憶される第２の記憶手段と、 前記パラメータに基づいて楽音を形成するための複数の
手順が記憶される第３の記憶手段と、所定のタイミング
で、前記第２の記憶手段から前記第１の補償データを読
み出し、該第１の補償データによって前記第１の記憶手
段のアドレスを修飾するとともに、前記第２の補償デー
タを読み出し、該第２の補償データによって前記第３の
記憶手段のアドレスを修飾するアドレス修飾手段と、前
記第１の補償データによって修飾されたアドレスに記憶
されている前記パラメータに基づき、前記第２の補償デ
ータによって修飾されたアドレスに記憶されている前記
手順に従って楽音を形成する楽音形成手段と を具備することを特徴とする。

「作用」 請求項１記載の発明によれば、アドレス修飾手段が第１
の記憶手段のアドレスを第２の記憶手段に記憶された補
償データに基づいて修飾し、さらに、該補償データによ
って修飾されたアドレスのパラメータを読み出す。そし
て、楽音形成手段は、該読み出されたパラメータに基づ
いて楽音を形成す。

請求項２記載の発明によれば、アドレス修飾手段が第１
の記憶手段のアドレスを第２の記憶手段に記憶された第
１の補償データによって修飾し、楽音のパラメータを読
み出すとともに、第２の補償データによって第３の記憶
手段のアドレスを修飾する。そして、楽音形成手段は、
上記パラメータに基づいて、第２の補償データによって
修飾されたアドレスに記憶されている手順に従って楽音
を形成する。

「実施例」 次に図面を参照してこの発明の実施例について説明する
。

［第１実施例コ 第１図はこの発明の第１実施例の楽音制御装置を用いた
電子楽器の構成を示すブロック図である。

この図において、楽音処理用ＣＰＵＩは、時分割多重化
および波形メモリによる楽音形成方式を用いて複数の楽
音（ポリフォニック）を合成する。

この楽音処理用ＣＰｔＪ１は加算器ＡＤＩを介し、ワー
キングＲＡＭ　（ランダム・アクセス・メモリ）２をア
クセスしてデータＤＩを授受する。ワーキングＲＡＭ２
は、デュアルポートＲＡＭで構成されており、楽音処理
用ＣＰＵＩが合成する各系列の楽音に関するパラメータ
（データＤｉ）が記憶されている。ワーキングＲＡＭ２
のデータ構造は、例えば、第２図に示すように、発音数
＋１のセグメントを有している。１セグメント余゛分に
持っている理由は、後述するＫＯＮ処理ルーチンにおい
て用いられる発音の切換えのための領域である。

これらのセグメントは、オフセットの値によって示され
、各セグメントの内部には、楽音合成に必要なパラメー
タとして、キーコードＫＣ，波形番号、ＥＧ波形番号、
タッチ情報、波形位相およびＥＧ位相が記憶されている
。また、このワーキングＲＡＭ２は、その他、演算に必
要な一時記憶領域として用いられる。次に、アドレス管
理用ＣＰＵ３は、オフセットメモリ４をアドレスＡ３に
よってアクセスしてデータＤ３を授受する。このデータ
Ｄ３は、アドレスオフセット情報ＯＦＩであり、第３図
に示すように、各チャンネル毎にオフセットメモリ４に
記憶されており、加算器ＡＤＩに供給される。すなわち
、アドレスオフセット情報ＯＦＩは、楽音処理用ＣＰＵ
ＩがワーキングＲＡＭ２をアクセスする際のアドレスＡ
１を各系列毎に修飾してアドレスＡｌ’とする。したが
って、楽音処理用ＣＰＵＩは、系列が切換えられる度に
、レジスタを退避させる必要がなく、そのまま連続して
処理できるという特徴がある。各系列毎の切換えは、楽
音処理用ＣＰＵＩが出力する割込み信号ＩＮＴに同期し
て切替えられる。また、アドレス管理用ＣＰＵ３は、ワ
ーキングＲＡＭ２をアドレスＡ２によって直接アクセス
するとともに、データＤ２を供給することによって楽音
処理用のパラメータを書き換えるようになっている。次
に、ＲＯＭ　（リード・オンリ・メモリ）５は、楽音合
成用の波形メモリとして用いられるとともに、楽音処理
用ＣＰＵＩおよびアドレス管理用ＣＰＵ３のプログラム
、その他さまざまの情報のテーブルなどが記憶されてい
る。操作子６は、鍵盤などの一般の電子楽器に付属して
いる操作子である。次に、サウンドシステム７は、Ｄ／
Ａ変換器、音色調整回路や音量調整回路などから成り、
楽音処理用ＣＰＵＩが出力する楽音データをアナログ信
号に変換し、所定の音量でスピーカＳＰによって楽音と
して発音する。上述した楽音処理用ＣＰＵＩ、アドレス
管理用ＣＰＵ３、ＲＯＭ５、操作子６およびサウンドシ
ステム７は、共通のデータバスＤＢによって接続されて
いる。

次に、上述した構成による動作について、第４図〜第１
０図に示すフローチャートを参照して説明する。

まず、電子楽器の電源が投入されるか、演奏者による指
示があると、一方の楽音処理用ＣＰＵ４によって第４図
に示すメインルーチンが実行される。この図において、
まず、ステップＳＡＩにおいて、ワーキングＲＡＭ２を
クリアするなどのイニシャライズが行われる。次に、ス
テップＳＡ２において、第５図に示す発音処理ルーチン
が実行される。

発音処理ルーチンでは、まず、ステップＳＢＩ〜ＳＢ６
において、ワーキングＲＡＭ２から各種パラメータを得
る。ステップＳＢＩにおいて、アドレスＡ１を「０」に
してキーコードＫＣを得る。

次に、ステップＳＢ２において、アドレスＡ１をｒｌＪ
にして楽音の波形番号を得る。ステップＳＢ３では、ア
ドレスΔ１を「２」にしてＥＧ（エンベロープ）波形番
号を得る。次に、ステップＳＢ４へ進み、アドレスＡ１
を「３」にしてタッチ情報を得る。そして、ステップＳ
Ｂ５において、アドレスＡ１を「４」にして波形位相を
得る。さらに、ステップＳＢ６において、アドレスＡ１
を「６」にしてＥＧ位相を得る。

次に、ステップＳＢ７に進み、波形位相およびキーコー
ドＫＣに基づいて波形読み出しアドレスを演算する。そ
して、ステップＳＢ８において、上記波形読み出しアド
レスによって楽音の波形値を読み出し、ステップＳＢ９
へ進む。ステップＳＢ９では、ＥＧ位相およびキーコー
ドＫＣに基づいてＥＧ読み出しアドレスを演算する。次
に、ステップ５ＢＩＯへ進み、ＥＧ読み出しアドレスが
最終アドレスをオーバーしたか否かを判断する。

ここで、ＥＧ読み出しアドレスが最終アドレスをオーバ
ーした場合には、ステップ５ＤＩＯにおける判断結果は
ｒＹＥｓＪとなり、ステップ５Ｂ１１へ進む。ステップ
５ＢＩＩでは、ＥＧ読み出しアドレスを最終アドレスに
する。

一方、ＥＧ読み出しアドレスがオーバーしていない場合
には、ステップ５ＤＩＯにおける判断結果は「ＮＯ」と
なり、ステップ５Ｂ１２へ進む。

ステップ５Ｂ１２では、ＥＧ読み出しアドレスを変える
必要はないが、ＤＳＰなどによる処−理においては処理
内容によって処理時間が異なるので、タイミングを合せ
るために時間調整を行う。

上記ステップ５Ｂ１１または５Ｂ１２の処理が終了する
と、ステップ５Ｂ１３へ進む。ステップ５Ｂ１２では、
ＥＧ読み出しアドレスに基づいてＥＧ値を読み出し、該
ＥＧ値をタッチ情報によってスケーリングした後、上記
ステップＳＢ８において読み出した波形値と乗算して最
終出力値を得る。次に、ステップ５Ｂ１４へ進み、上記
最終出力値をサウンドシステム７へ出力する。サウンド
システム７は、最終出力値をアナログ信号に変換し、ス
ピーカＳＰから楽音として出力する。そして、ステップ
５Ｂ１５において、現在の波形位相およびＥＧ位相を書
き戻し、ステップ５Ｂ１６へ進む。ステップ５Ｂ１６で
は、アドレス管理用ＣＰＵ３へ割込み信号ＩＮＴを出力
する。そして、ステップ５Ｂ１６が終了すると、当該発
音処理ルーチンを終了し、第４図に示すメインルーチン
へ戻る。発音処理用ＣＰＵＩは、メインルーチンのステ
ップＳＡ２における上述した発音処理ルーチンを繰返し
実行する。

また、他方のアドレス管理用ＣＰＵ３は、第６図に示す
メインルーチンを実行する。まず、ステップＳＣＩにお
いて、各種レジスタなどをクリアにするイニシャライズ
が行われる。次に、ステップＳＣ２において、操作子６
をスキャンする。そして、ステップＳ０３でスキャンの
結果に基づいてキーイベント、すなわち押鍵あるいは離
鍵が生じたか否かを判断する。

ここで、何等かのキーイベントが生じると、ステップＳ
Ｃ３における判断結果がｒＹＥＳＪとなり、ステップＳ
Ｃ４へ進む。ステップＳＣ４では、キーイベントが押鍵
によるイベントであるか否かを判別するために、キーオ
ン信号ＫＯＮが出力されたか否かを判断する。そして、
この場合、キーイベントが押鍵によって生じたとすると
、ステップＳＣ４の判断結果はｒＹＥｓＪとなり、ステ
ップＳＣ５へ進む。ステップＳＣ５では、第７図に示す
ＫＯＮ処理ルーチンが実行される。

ＫＯＮ処理ルーチンでは、まず、ステップＳＤＩにおい
て、イニシャライズを行う。次に、ステップＳＤ２にお
いて、操作子６からの情報に応じて発音のための諸デー
タを一時Ｆ　Ｉ　Ｆ　Ｏ（ＦｉｒｓｔＩｎ　Ｆｉｒｓｔ
　０ｕｔ）に保存する。次に、ステップＳＤ３へ進み、
ワーキングＲＡＭ２のＥＧ位相の欄を調べて発音停止中
のチャンネルをサーチする。そして、ステップＳＤ４に
おいて、発音停止中のチャンネルが有るか否かを判断す
る。これは、ＥＧ位相とＥＧ波形番号によって現在のＥ
Ｇ出力値がわかるので、それが「０」であれば発音停止
中であると判断する。ここで、発音停止中のチャンネル
が無かった場合には、ステップＳＤ４の判断結果はｒＮ
ＯＪとなり、ステップＳＤ５へ進む。ステップＳＤ５で
は、ＥＧ出力値が最低のチャンネルをサーチし、そのチ
ャンネルのダンプフラグを立てる。次に、ステップＳＤ
６へ進み、上記チャンネルの現在の出力値が滑らかにダ
ンプできるようなＥＧ波形番号、キーコードＫＣおよび
ＥＧ位相を強制的に書込む。これによって、該チャンネ
ルの楽音が強制的にダンプされて空きチャンネルが確保
される。このように、発音停止中のチャンネルが無かっ
た場合には、最も減衰の進んでいるチャンネルを強制的
にダンプするのであるが、ダンプにはある程度の時間が
かかるため、他の処理ルーチンによって行うようにして
いる（後述するダンプ処理ルーチン）。このため、該ル
ーチンでは、上述したように該チャンネルに対してダン
プ中であることを示すダンプフラグを立てるとともに、
該チャンネルの発音に関するデータのうち、ＥＧに関す
るデータを強制的に書き換えることによって、フォーシ
ングダンプを行う。実際のダンプ処理と、そのダンプの
終了まで待機しているＫＯＮ処理は、後述するダンプ処
理ルーチンにおいて処理される。

一方、発音停止中のチャンネルが有った場合には、ステ
ップＳＤ４における判断結果はｒＹＥＳＪとなり、ステ
ップＳＤ７へ進む。ステップＳＤ７では、ワーキングＲ
ＡＭ２の空き領域へＦＩＦＯに保管された発音のための
諸データを転送する。

次に、ステップＳＤ８へ進み、オフセットメモリ４の上
記発音停止中のチャンネルに対応する番地のオフセット
情報を書き換える。この時点から、新たな楽音の合成が
開始される。

上述したステップＳＤ６およびＳＤ８が終了すると、当
該ＫＯＮ処理ルーチンを終了して、第６図に示すメイン
ルーチンへ戻る。

メインルーチンでは、ステップＳＣ９へ進み、第８図に
示すダンプ処理ルーチンを実行する。

ダンプ処理ルーチンでは、まず、ステップＳＥ１におい
て、いずれかのダンプフラグが立っているか否かを判断
する。ここで、ダンプフラグが立っていない場合には、
ステップＳＥＬにおける判断結果はｒＮＯＪとなり、そ
のまま当該処理を終了し、メインルーチンへ戻る。

一方、ダンプフラグが立っている場合には、ステップＳ
ＥＩにおける判断結果はｒＹＥｓＪとなり、ステップＳ
Ｅ２へ進む。ステップＳＥ２では、ダンプフラグが立っ
ていたチャンネルのダンプが終了しているか否かを判断
する。ここで、該当するチャンネルのダンプが終了して
いない場合には、ステップＳＥ２おける判断結果はｒＮ
ＯＪとなり、ステップＳＥ５へ進む。ステップＳＥ５で
は、そのチャンネルには何もせずに、他にダンプフラグ
が立っているチャンネルが有るか否かを判断する。

ここで、他にダンプフラグが立っているチャンネルがあ
る場合には、ステップＳＥ５における判断結果はｒＹＥ
ｓＪとなり、上述したステップＳＥ２へ戻る。そして、
再び、ステップＳＥ２において、該当するチャンネルの
ダンプが終了しているか否かを判断する。ここで、再び
、ステップＳＥ２における判断結果がｒＮＯＪの場合に
は、ステップＳＥ５へ進み、上述した処理を繰り返す。

すなわち、ステップＳＥ２およびステップＳＥ５におい
て、ダンプフラグが立っているチャンネルを全てサーチ
し、既にダンプが終了したチャンネルを検索する。そし
て、ダンプが終了したチャンネルが在ると、ステップＳ
Ｅ２における判断結果はｒＹＥＳＪとなり、ステップＳ
Ｅ３へ進む。ステップＳＥ３では、ワーキングＲＡＭ２
の空き領域へＦＩＦＯに保管された発音のための諸デー
タを転送する。次に、ステップＳＥ４へ進み、オフセッ
トメモリ４の上記発音停止中のチャンネルに対応する番
地のオフセット情報を書き換えて楽音の発音を開始させ
る。

一方、他にダンプフラグが立っているチャンネルを全て
サーチしても、ダンプが終了したチャンネルがない場合
には、ステップＳＥ５における判断結果は「ＮＯ」とな
り、そのまま当該処理を終了し、第４図に示すメインル
ーチンへ戻る。

メインルーチンでは、ステップＳＣ２へ戻り、再び、処
理を繰り返し実行する。

一方、メインルーチンにおいて、前述したキーイベント
が押鍵によるものでない場合には、ステップＳＣ４にお
ける判断結果はｒＮＯＪとなり、ステップＳＣ６へ進む
。ステップＳＣ６では、離鍵によるイベントであるか否
かを判別するために、キーオフ信号ＫＯＦＦが出力され
たか否かを判断する。この場合、例えば、キーイベント
が離鍵によるものであるとすれば、ステップＳＣ６の判
断結果はｒＹＥＳＪとなり、ステップＳＣ７へ進む。

ステップＳＣ７では、第９図に示すＫＯＦＦ処理ルーチ
ンが実行される。

ＫＯＦＦ処理ルーチンでは、まず、ステップＳＦ１にお
いて、ワーキングＲＡＭ２をサーチして、キーオフイベ
ントのあったキーコードＫＣに対応するチャンネルを検
索し、ステップＳＦ２へ進む。

ステップＳＦ２では、対応するチャンネルが存在するか
否かを判断する。ここで、対応するチャンネルが存在す
る場合には、上述したステップＳＦ２における判断結果
はｒＹＥｓＪとなり、ステップＳＦ３へ進む。ステップ
ＳＦ３では、前述したダンプ処理と同様の方法で、上記
チャンネルの現在の出力値が滑らかにダンプするような
ＥＧ波形番号、キーコードＫＣおよびＥＧ位相を強制的
に書込む。これによって、該チャンネルの楽音が強制的
にダンプされる。

一方、例えば、該当するチャンネルの楽音が前述したフ
ォーシングダンプなどによって強制的にダンプされて既
に存在せず、ステップＳＦ２における判断結果が「ＮＯ
」となった場合か、または上述したステップＳＦ３が終
了した場合には、該ＫＯＦＦ処理ルーチンを終了して第
６図に示すメインルーチンへ戻る。

メインルーチンでは、ステップＳＣ９へ進み、前述した
ダンプ処理ルーチンを実行する。ステップＳＣ９のダン
プ処理ルーチンが終了すると、ステップＳＣ２へ戻り、
以後、ステップＳＣ２〜Ｓ０９を繰り返し実行する。

一方、メインルーチンにおいて、前述したキーイベント
が離鍵によるものでもない場合には、ステップＳＣ６に
おける判断結果は「ＮＯ」となり、ステップＳＣ８へ進
む。ステップＳ０８では、押離鍵以外によるキーイベン
トに対応した処理を行う。次に、ステップＳＣ９へ進み
、前述したダンプ処理を行う。また、キーイベントが全
く生じなかった場合には、前述したステップＳＣ３にお
ける判断結果はｒＮＯＪとなり、直接、ステップＳ０９
へ進み、前述したダンプ処理を行う。

そして、ダンプ処理が終了すると、ステップＳＣ２へ戻
り、ステップＳＣ２〜ＳＣ９を繰り返し実行する。

また、このメインルーチンの実行に並行して、第１０図
に示す同期割込み処理ルーチンが実行される。この同期
割込み処理ルーチンは、前述した楽音処理用ＣＰＵＩが
割込み信号ＩＮＴを出力すると、強制的に実行される。

まず、ステップＳＧ１において必要なレジスタ類の待避
が行われる。

次に、ステップＳＧ２において、オフセットメモリ・カ
ウンタをインクリメントし、ステップＳＧ３へ進む。ス
テップＳＧ３では、オバーフローが生じたか否かを判断
する。オーバーフローが生じた場合には、ステップＳＧ
３における判断結果はｒＹＥＳＪとなり、ステップＳＧ
４へ進む。ステップＳＧ４では、オフセットメモリ嗜カ
ウンタをリセットする。

一方、上述したステップＳＧ３における判断結果がｒＮ
ＯＪの場合か、あるいは上記ステップＳ６４の処理が終
了した場合には、ステップＳＧ５へ進む。ステップＳＧ
５では、待避したレジスタを復活した後、通常の処理へ
戻る。この同期割込み処理ルーチンによって、チャンネ
ルの切換えが行われる。

上述した処理の結果、得られたＥＧ波形の例を第１１図
（ａ）〜（ｅ）に示す。同図（ａ）はピアノなどの打弦
楽器、同図（ｂ）はギターなどの撥弦楽器および同図（
Ｃ）はバイオリンなどの擦弦楽器に用いられる。また、
同図（ｄ）および（ｅ）はフォーシングダンプ用の減衰
波形である。

［第２実施例コ 次に、この発明による第２実施例について、第１２図に
示すブロック図を参照して説明する。なお、この図にお
いて、前述した第１実施例の各部に対応する部分につい
ては同一の符号を付けて説明を省略する。この実施例の
特徴は、アドレスのオフセットをワーキングＲＡＭ２だ
けでなく、プログラムＲＯＭｌ０にも応用しているとこ
ろにある。プログラムＲＯＭｌ０には、各系列毎の楽音
合成のための制御プログラムが記憶されている。

また、アドレス管理用ＣＰＵ３　ａは、加算器ＡＤ２に
もアドレスオフセット情報ＯＦ２を供給しており、これ
によって、各系列毎に上記制御プログラムが変更される
。制御プログラムの変更は、押鍵された鍵が、予め領域
分割した鍵盤のどの領域に属するかによって振分けられ
るようになっている。また、オフセットメモリ４には、
第１３図に示すように、各チャンネル毎（この例の場合
、４チヤンネル）にデータ・オフセットアドレスとプロ
グラム・オフセットアドレスとが記憶されている。また
、ワーキングＲＡＭ２においては、第１４図に示すよう
に、各チャンネル毎に、データ用のデータセグメントと
プログラム用のプログラムセグメントとが同一のメモリ
マツプ上にある。ただし、オフセットによってお互いの
領域に入り込んでしまわないように、充分層して設ける
か、あるいはオフセットの与えかたに注意する必要があ
る。また、ここでは、チャンネル１．４にはＦＭによる
楽音合成、チャンネル２．３にはＰＣＭによる楽音合成
が指示されている。したがって、チャンネル３のデータ
を記憶しているセグメント２（チャンネル３に対応する
セグメントは、セグメント２であるとは限らない）には
、ＦＭ合成に必要な各種パラメータが記憶゛されている
。

次に、上述した構成による動作について、第１５図〜第
１７図に示すフローチャートを参照して説明する。電源
が投入されるか、あるいは演奏者による指示があると、
第６図に示す第１実施例のメインルーチンと同様の処理
が実行される。すなわち、まず、キーイベントが生じた
か否かが判断され、次に、キーイベントが生じた場合に
は、そのイベントが押鍵によるものか、離鍵によるもの
かが判断される。そして、押鍵によるキーイベントが生
じた場合には、第１５図に示すＫＯＮ処理ルーチンが実
行される。まず、ステップＳＨＩにおいて、押鍵された
鍵の属する領域に基づいて制御プログラム（発音アルゴ
リズム）が決定される。

なお、この制御プログラムは、その他のタッチ情報によ
って決定したり、シーケンサなどによって予め各発音毎
に決定しておいてもよい。次に、ステップＳＨ２へ進み
、キーコードＫＣ，タッチデータや発音アルゴリズムに
応じて各種データを決定する。次に、ステップＳＨ３へ
進み、発音のための各種データをＦＩＦＯに蓄える。そ
して、ステップＳＨ４において、ワーキングＲＡＭのＥ
Ｇ位相の欄を調べて発音停止中のチャンネルをサーチす
る。そして、ステップＳＨ４において、発音停止中のチ
ャンネルが有るか否かを判断する。これは、前述した第
１実施例におけるＫＯＮ処理ルーチンと同様に、ＥＧ位
相とＥＧ波形番号によって現在のＥＧ出力値がわかるの
で、それが「０」であれば発音停止中であると判断して
いる。ここで、発音停止中のチャンネルが無かった場合
には、ステップＳＨ５の判断結果は「ＮＯ」となり、ス
テップＳＨ６へ進む。ステップＳＨ６では、ＥＧ出力値
が最低のチャンネルをサーチし、そのチャンネルのダン
プフラグを立てる。次に、ステップＳＨ７へ進み、上記
チャンネルの現在の出力値が滑らかにダンプできるよう
なデータを発音アルゴリズムに応じて強制的に書込む。

この結果、該チャンネルの楽音が強制的にダンプされ、
空きチャンネルが確保される。このように、この実施例
のの特徴は、ダンプ時に発音アルゴリズムに応じた（ダ
ンプに関した）データを与えているところにある。

一方、発音停止中のチャンネルが有った場合には、ステ
ップＳＨ５における判断結果はｒＹＥＳＪとなり、ステ
ップＳＨ８へ進む。ステップＳＨ８では、ワーキングＲ
ＡＭ２の空き領域へＦＩＦＯに保管された発音のための
諸データを転送する。

次に、ステップＳＨ９へ進み、オフセットメモリ４の上
記発音停止中のチャンネルに対応する番地のオフセット
情報を書き換える。この時点から、新たな楽音の合成が
開始される。

上述したステップＳＨ７およびＳＨ９が終了すると、当
該ＫＯＮ処理ルーチンを終了して、第６図に示す第１実
施例と同様のメインルーチンへ戻リ、ダンプ処理が行わ
れる。

一方、離鍵によるキーイベントが生じた場合には、第１
６ｖ！Ｊに示すＫＯＦＦ処理ルーチンが実行される。こ
のＫＯＦＦ処理ルーチンは、前述した第１実施例のルー
チンと実質的には同一である。

まず、ステップＳＩＩにおいて、ワーキングＲＡＭ２を
サーチして、キーオフイベントのあったキーコードＫＣ
に対応するチャンネルを検索し、ステップＳＩ２へ進む
。ステップＳＩ２では、対応するチャンネルが存在する
か否かを判断する。ここで、対応するチャンネルが存在
する場合には、上述したステップＳＩ２における判断結
果は「ＹＥＳＪとなり、ステップＳＩ３へ進む。ステッ
プＳＩ３では、前述したダンプ処理と同様の方法で、上
記チャンネルの現在の出力値が滑らかにダンプするよう
なデータを発音アルゴリズムに応じて強制的に書込む。

これによって、該チャンネルの楽音が強制的にダンプさ
れる。

一方、例えば、該当するチャンネルの楽音が前述したフ
ォーシングダンプなどによって強制的にダンプされて既
に存在せず、ステップＳ１２における判断結果がｒＮＯ
Ｊとなった場合か、または上述したステップＳＩ３が終
了した場合には、該ＫＯＦＦ処理ルーチンを終了してメ
インルーチンへ戻り、ダンプ処理ルーチンを実行する。

他方、楽音処理用ＣＰＵＩは、第１７図に示す発音処理
ルーチンを実行する。まず、ステップＳ１１において、
アドレスＡ１を「１」にして、位相データωＣを得る。

次に、ステップＳＪ２において、アドレスＡ１を「２」
にして、位相データω■を得る。そして、ステップＳＪ
３では、アドレスＡ１を「５」にして、ｔを得る。次に
、ステップＳＪ４へ進み、Ｉ（ｔ）およびＡ　（ｔ）を
得る。そして、ステップＳＪ５では、上述したステップ
において得たパラメータを用いて楽音波形Ｅを得る。

次に、ステップＳＪ６において上記楽音波形Ｅをサウン
ドシステム７へ出力する。サウンドシステム７は、最終
出力値をアナログ信号に変換し、スピーカＳＰから楽音
として出力する。次に、ステップＳＪ７へ進み、時間変
数ｔを進めてアドレスＡＩ＝ｒ５Ｊに戻す。そして、ス
テップＳＪ８において、アドレス管理用ＣＰＵ３へ割込
み信号■ＮＴを・出力する。そして、ステップＳＪ８が
終了すると、当該発音処理ルーチンを終了し、メインル
ーチンへ戻る（図示路）。

また、この実施例においても、第１実施例と同様に第１
０図に示す同期割込み処理ルーチンが実行される。

以上のように、この実施例では、ワーキングＲＡＭ２の
アドレスだけでなく、プログラムＲＡＭ１０のアドレス
のオフセットをも実現している。

なお、上述した第１および第２の実施例では、メモリの
アドレスを修飾したが、これに限らず、Ｉ１０ポートな
ども行ってよい。

また、実施例としては、音源だけに限らず、各系列毎に
設けられた効果付与装置などに利用してもよい。

「発明の効果」 以上、説明したように、請求項１記載の発明によれば、
アドレス修飾手段が第１の記憶手段のアドレスを第２の
記憶手段に記憶された補償データに基づいて修飾し、さ
らに、該補償データによって修飾されたアドレスのパラ
メータを読み出す。

そして、楽音形成手段は、該読み出されたパラメータに
基づいて楽音を形成するようにし、さらに、請求項２記
載の発明によれば、アドレス修飾手段が第１の記憶手段
のアドレスを第２の記憶手段に記憶された第１の補償デ
ータによって修飾し、楽音のパラメータを読み出すとと
もに、第２の補償データによって第３の記憶手段のアド
レスを修飾する。そして、楽音形成手段は、上記パラメ
ータに基づいて、第２の補償データによって修飾された
アドレスに記憶されている手順に従って楽音を形成する
ようにしたため、高速処理を可能とするとともに、各系
列毎のデータやプログラムの共有化ができるという利点
が得られる。

【図面の簡単な説明】

第１図は本発明の第１実施例の構成を示すブロック図、
第２図は同実施例のワーキングＲＡＭ２のデータ構造を
示す概念図、第３図はオフセットメモリ４のデータ構造
を示す概念図、第４図は同実施例におけるアドレス管理
用ＣＰＵ３の動作を説明するためのメインルーチンを示
すフローチャート、第５図は同実施例の発音処理ルーチ
ンを示すフローチャート、第６図は同実施例における楽
音処理用ＣＰＵＩの動作を説明するためのメインルーチ
ンを示すフローチャート、第７図は同楽音処理用ＣＰＵ
ＩのＫＯＮ処理ルーチンを示すフローチャート、第８図
は同楽音処理用ＣＰＵＩのダンプ処理ルーチンを示すフ
ローチャート、第９図は同楽音処理用ＣＰＵＩのＫＯＦ
Ｆ処理ルーチンを示すフローチャート、第１０図は同実
施例の同期割込み処理ルーチンを示すフローチャート、
第１１図（ａ）〜（ｅ）は同実施例のＥＧ波形の例であ
り、同図（ａ）はピアノなどの打弦楽器に対するＥＧ波
形図、同図（ｂ）はギターなどの撥弦楽器に対するＥＧ
波形図、同図（ｃ）はバイオリンなどの撥弦楽器に対す
るＥＧ波形図、また、同図（ｄ）および（ｅ）はフォー
シングダンプ用の減衰波形図、第１２図は第２実施例の
構成を示すブロック図、第１３図は同実施例のオフセッ
トメモリ４のデータ構造を示す概念図、第１４図は同実
施例のワーキングＲＡＭ２のデータ構造を示す概念図、
第１５図は同第２実施例の楽音処理用ＣＰＵＩのＫＯＮ
処理ルーチンを示すフローチャート、第１６図は同第２
実施例の楽音処理用ＣＰＵ１のＫＯＦＦ処理ルーチンを
示すフローチャート、第１７図は同第２実施例の発音処
理ルーチンを示すフローチャートである。 １−−・−ワーキングＲＡＭ　（第１の記憶手段）、４
−−オフセットメモリ（第２の記憶手段）、１〇−ｍ−
プログラムＲＯＭ　（第３の記憶手段）、３゜３ａ−−
アドレス管理用ＣＰＵ　（アドレス修飾手段）、７−−
サウンドシステム（楽音形成手段）。

Claims (2)

【特許請求の範囲】
1. （１）楽音を特徴付ける複数のパラメータが記憶される
   第１の記憶手段と、 補償データが記憶される第２の記憶手段と、所定のタイ
   ミングで前記第２の記憶手段から前記補償データを読み
   出し、該補償データによって前記第１の記憶手段のアド
   レスを修飾するアドレス修飾手段と、 前記補償データによって修飾されたアドレスの前記パラ
   メータに基づいて楽音を形成する楽音形成手段と を具備することを特徴とする楽音処理装置。
2. （２）楽音を特徴付ける複数のパラメータが記憶される
   第１の記憶手段と、 第１および第２の補償データが記憶される第２の記憶手
   段と、 前記パラメータに基づいて楽音を形成するための複数の
   手順が記憶される第３の記憶手段と、所定のタイミング
   で、前記第２の記憶手段から前記第１の補償データを読
   み出し、該第１の補償データによって前記第１の記憶手
   段のアドレスを修飾するとともに、前記第２の補償デー
   タを読み出し、該第２の補償データによって前記第３の
   記憶手段のアドレスを修飾するアドレス修飾手段と、前
   記第１の補償データによって修飾されたアドレスに記憶
   されている前記パラメータに基づき、前記第２の補償デ
   ータによって修飾されたアドレスに記憶されている前記
   手順に従って楽音を形成する楽音形成手段と を具備することを特徴とする楽音処理装置。