JPH06222761A - 電子楽器 - Google Patents

Abstract

(57)【要約】 【目的】 複数のＣＰＵを搭載した場合においても、各
ＣＰＵは個々にバスを専有でき、しかもデータの共有化
や高速なデータ転送を行うことができる電子楽器を実現
する。 【構成】 選択手段が第１および第２の演算処理手段の
相互間でなされるデータ授受内容に応じて切換動作し、
前記第１および第２の演算処理手段のいずれか一方を選
択して記憶手段と接続させる。これにより、各演算処理
手段は個々にバスを専有でき、しかもデータの共有化や
高速なデータ転送が可能になる。

Description

【発明の詳細な説明】 【産業上の利用分野】

【０００１】この発明は、例えば、電子ピアノ等の電子
楽器に係わり、特に、複数の演算処理手段を備えた電子
楽器に関する。

【０００２】

【従来の技術】周知のように、電子ピアノ等の電子楽器
においては、押鍵検出のためのキースキャンや、押鍵情
報に応じて楽音信号を発生する音源回路の制御、あるい
は発音割り当てなどの各種割込み処理がなされている。
特に、近年の電子楽器では、付加機能の増大に伴って大
量のデータを扱うため、高速な処理が要求されている。
そこで、こうした要求を具現するため、複数の演算処理
手段を具備し、これらによって大量のデータを高速に処
理するようにした電子楽器が開発されている。

【０００３】この種の電子楽器は、例えば、上述した押
鍵検出や、各種パネルスイッチ処理を行う第１のＣＰＵ
と、この第１のＣＰＵから供給されるデータに基づいて
音源回路を制御して楽音合成する第２のＣＰＵと、これ
ら第１および第２のＣＰＵを所定のタイミングで切替動
作させる時分割制御手段とを有しており、いずれか一方
のＣＰＵがバスを専有するように構成されている。

【０００４】このような構成によれば、処理機能を２つ
のＣＰＵに分担させるため、楽器全体としての処理速度
が向上すると共に、演奏機能を高めることが可能になっ
ている。なお、こうした技術については、本出願人によ
る特開平２−２５７１９８号に開示されている。また、
複数のＣＰＵを搭載する電子楽器としては、個々のバス
に接続されたＣＰＵ同士が互いにパラレル入出力ポート
を介してデータの授受を行うようにする態様もある。

【０００５】

【発明が解決しようとする課題】ところで、上述した従
来の電子楽器において、複数のＣＰＵを具備し、時分割
制御に応じていずれか一方のＣＰＵがバスを専有する方
式では、一方のＣＰＵがバスを専有すると、他方のＣＰ
Ｕは待機状態になるため、両ＣＰＵが同時にバスを使用
することができず、結果的にＣＰＵ資源効率が上がらな
いという問題がある。また、専有バスを持つＣＰＵ同士
が互いにパラレル入出力ポートを介してデータ授受を行
う態様にあっては、データ伝送速度の制限を受ける上、
データを共有化することができないという問題もある。
この発明は上述した事情に鑑みてなされたもので、複数
のＣＰＵを搭載した場合においても、各ＣＰＵはバスを
専有し、かつ、データの共有化や高速なデータ転送を行
うことができる電子楽器を提供することを目的としてい
る。

【０００６】

【課題を解決するための手段】この発明は、少なくと
も、演奏操作に対応した楽音情報を発生する第１の演算
処理手段と、前記楽音情報に応じて音源を制御する第２
の演算処理手段とを備えた電子楽器において、前記第１
および第２の演算処理手段の間に介在する手段であっ
て、これら相互間でなされるデータ授受内容に応じて切
換動作させ、前記第１および第２の演算処理手段いずれ
か一方を選択する選択手段と、前記選択手段によって選
択される前記第１および第２の演算処理手段のいずれか
一方からアクセスされる記憶手段とを具備することを特
徴としている。

【０００７】

【作用】上記構成によれば、選択手段が第１および第２
の演算処理手段の相互間でなされるデータ授受内容に応
じて切換動作し、前記第１および第２の演算処理手段の
いずれか一方を選択して記憶手段と接続させる。これに
より、各演算処理手段は自身のバスを専有しつつ、記憶
手段を互に共有化する。

【０００８】

【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。 Ａ．実施例の構成 図１はこの発明の一実施例による電子楽器の全体構成を
示す図である。この図において、１０はキーオン信号や
キーコード等の押鍵情報や、外部ＭＩＤＩ楽器から供給
されるＭＩＤＩ情報、あるいは形成する楽音の音色を指
定する音色情報等を発生する楽音情報発生部である。２
０は楽音情報発生部１０において生成された各種データ
（以下、これを楽音情報と言う）に応じて音源部４０
（後述する）を制御する音源制御部である。３０は通信
制御部であり、楽音情報発生部１０と音源制御部２０と
のデータ授受を制御する。音源部４０は、音源制御部２
０から供給される楽音情報に従って楽音合成し、これを
楽音として発する。以下では、これら各部の構成につい
て順次説明する。

【０００９】（１）楽音情報発生部１０の構成 図１において、１１は押鍵検出回路等を備えた鍵盤であ
り、押鍵操作に応じたキーオン信号、キーコード等の押
鍵情報を発生する。１２はこの電子楽器のパネル面に配
設される各種パネルスイッチである。このパネルスイッ
チ１２は、例えば、音色を指定する操作スイッチや、効
果音処理を指定する操作スイッチなどが配設されてお
り、それぞれ操作に対応したスイッチ信号を発生するよ
うに構成されている。１３はＬＣＤ（液晶表示素子）等
から構成される表示器である。１４は、例えば、フロッ
ピーディスクに記憶された波形サンプルデータを読取る
フロッピーディスクドライブである。

【００１０】１５は外部のＭＩＤＩ楽器（図示略）と接
続し、ＭＩＤＩ情報を授受するＭＩＤＩインタフェース
である。１６はマスタバスＢ１を介して供給される各種
データに基づいて楽音情報を発生するＣＰＵである。こ
の楽音情報は、形成すべき楽音信号の音高および音色な
どを指定するものである。これは後述するＣＰＵ１６の
動作に基づき、マスタバスＢ１を介してアドレスＭＡＢ
およびデータＭＤＢとして通信制御部３０に供給され
る。１７はＣＰＵ１６によってロードされる制御プログ
ラムが記憶されるＲＯＭ、１８はＣＰＵ１６のワークエ
リアとしても使用され、各種演算結果やレジスタデータ
が一時記憶されるＲＡＭである。

【００１１】（２）音源制御部２０の構成 音源制御部２０は、通信制御部３０から供給される楽音
情報に応じてエンベロープ波形情報や発音／消音指示情
報などを発生し、これを音源部４０に供給するものであ
り、ＣＰＵ２１，ＲＯＭ２２およびタイマ２３から構成
されている。ＣＰＵ２１はスレーブバスＢ２を介して供
給される楽音情報（アドレスＳＡＢ、データＳＤＢ）を
取り込み、楽音形成時の発音制御を行う。

【００１２】また、このＣＰＵ２１は、信号ＣＨＧ２
（後述する）が供給された場合に、スリープモードに移
行し、その動作が一時停止するように構成されている。
なお、こうしたＣＰＵ２１の動作については後述する。
ＲＯＭ２２には、上記ＣＰＵ２１によってロードされる
制御プログラムが記憶されている。タイマ２３は、自動
演奏時に用いられるテンポクロックを発生する。

【００１３】（３）通信制御部３０の構成 通信制御部３０は、楽音情報発生部１０および音源制御
部２０の間でなされるデータ通信を制御する通信制御回
路３１とＲＡＭ３２とから構成されている。ＲＡＭ３２
は、バッテリバックアップされたＳＲＡＭ等から構成さ
れ、記憶データを保持するようにしている。こうしたＲ
ＡＭ３２は、通信制御回路３１を介してＣＰＵ１６およ
びＣＰＵ２１の両者によってアクセスされる。ここで、
ＣＰＵ１６は、図８に示すように、自身のＲＡＭ１８お
よびＲＡＭ３２の記憶エリアＥ１をアドレス領域に含ん
でいる。すなわち、ＲＡＭ３２は、特定の記憶領域をＣ
ＰＵ２１のワークエリアとして提供しつつ、それ以外の
記憶領域をＣＰＵ１６およびＣＰＵ２１の両者で共有す
る態様としている。

【００１４】次に、図２を参照し、通信制御回路３１の
構成について説明する。この図において、５０はマスタ
バスＢ１から供給されるアドレス信号ＭＡＢをデコード
し、各種アドレス信号を形成するアドレスデコーダであ
る。デコーダ５０から出力される各種アドレス信号の
内、信号ＭＲＭはＲＡＭ３２の読み出しアドレス、信号
ＭＷＭはＲＡＭ３２の書き込みアドレスである。また、
信号ＷＣＭＤＲ，ＷＣＨＧＲはレジスタの書き込みアド
レス、信号ＲＡＣＫＲはレジスタの読み出しアドレスを
表す。

【００１５】５１はセレクタであり、信号ＣＨＧ１に応
じてＲＡＭ３２に供給されるアドレス信号を切り替え
る。例えば、信号ＣＨＧ１が「１」の場合には、マスタ
バスＢ１から供給されるアドレス信号ＭＡＢを選択し、
一方、「０」の場合にはスレーブバスＢ２から供給され
るアドレス信号ＳＡＢを選択する。５２は上述した信号
ＣＨＧ１がアドレスＷＣＨＧＲに従って書き込まれるレ
ジスタ、５３はこのレジスタ５２の出力を反転し、信号
ＣＨＧ２を発生するインバータである。

【００１６】５４ａ，５４ｂはそれぞれアンドゲート、
５５ａ，５５ｂは各々アンドゲート５４ａ，５４ｂの出
力に応じて制御されるゲートである。すなわち、ゲート
５５ａは、セレクタ５１がマスタバスＢ１を選択し、か
つ、書き込みアドレスＭＷＭが発生した場合に、データ
ＭＤＢをＲＡＭ３２に供給する。また、ゲート５５ｂ
は、セレクタ５１がマスタバスＢ１を選択し、かつ、読
み出しアドレスＭＲＭが発生した場合に、ＲＡＭ３２か
ら読み出したデータＭＤＢをマスタバスＢ１に供給す
る。

【００１７】５６はスレーブバスＢ２から供給されるア
ドレス信号ＳＡＢをデコードし、各種アドレス信号を形
成するアドレスデコーダである。ここで、デコーダ５６
から出力される各種アドレス信号の内、信号ＳＲＭはＲ
ＡＭ３２の読み出しアドレス、信号ＳＷＭはＲＡＭ３２
の書き込みアドレスである。また、信号ＲＣＭＤＲ，Ｗ
ＡＣＫＲはレジスタの読み出しアドレスを表す。

【００１８】５７ａ，５７ｂはそれぞれアンドゲート、
５８ａ，５８ｂは各々アンドゲート５７ａ，５７ｂの出
力に応じて制御されるゲートである。すなわち、ゲート
５８ａは、セレクタ５１がスレーブバスＢ２を選択し、
かつ、書き込みアドレスＳＷＭが発生した場合に、デー
タＳＤＢをＲＡＭ３２に書き込む。また、ゲート５８ｂ
は、セレクタ５１がスレーブバスＢ２を選択し、かつ、
読み出しアドレスＳＲＭが発生した場合に、ＲＡＭ３２
から読み出したデータＳＤＢをスレーブバスＢ２に供給
する。

【００１９】５９はマスタバスＢ１から供給されるコマ
ンドデータを一時記憶するレジスタである。このコマン
ドデータとは、ＣＰＵ１６からＣＰＵ２１に対する指示
を表し、例えば、データ転送を行うデータ転送コマンド
等がある。このレジスタ５９には、前述した書き込みア
ドレスＷＣＭＤＲに応じてＣＰＵ１６から供給されるコ
マンドデータが書き込まれ、読み出しアドレスＲＣＭＤ
Ｒによって当該データがＣＰＵ２１側に読み出される。
６０はスレーブバスＢ２から供給される応答データを一
時記憶するレジスタである。レジスタ６０には、前述し
た書き込みアドレスＷＡＣＫＲに応じてＣＰＵ２１から
供給される応答データが書き込まれ、読み出しアドレス
ＲＡＣＫＲによって当該データがＣＰＵ１６側へ読み出
される。

【００２０】このように、通信制御回路３１は、ＣＰＵ
１６の切替要求に応じてＲＡＭ３２をマスタバスＢ１側
に接続させ、これによりＣＰＵ１６からＲＡＭ３２への
データ転送を可能とし、一方、ＣＰＵ１６の切替要求が
無い場合には該ＲＡＭ３２をスレーブバスＢ２側に接続
しておくようになっている。また、ＣＰＵ１６側（楽音
情報発生部１０）からＣＰＵ２１側（音源制御部２０）
への転送データ量が少ない時、すなわち、前述した楽音
情報やコマンドデータを送出する場合にはＲＡＭ３２を
介したデータ転送を行わず、レジスタ５９を介してこれ
を行う。

【００２１】（４）音源部４０の構成 次に、再び図１を参照して音源部４０の構成について説
明する。図１において、４１ａは図示されていないＲＯ
Ｍカードが介装されるカードスロットである。このカー
ドスロット４１ａに介装されるＲＯＭカードには、例え
ば、波形データ等の音色指定情報が記録されている。４
１ｂは上記ＲＯＭカードと同様に波形データが記録され
る波形ＲＯＭ、４２は波形ＲＡＭである。波形ＲＡＭ４
２は、上述したＲＯＭカードから読み出した波形サンプ
ルを記憶したり、あるいは楽音情報発生部１０側から転
送される波形データあるいはＭＩＤＩデータを記憶す
る。

【００２２】４３は周知の波形メモリ読み出し方式によ
り構成される音源回路である。音源回路４３は、音源制
御部２０から供給される楽音情報に基づいて楽音信号を
発生する。４４は楽音信号をアナログ信号に変換して出
力するＤ／Ａ変換器である。４５はサウンドシステムで
あり、Ｄ／Ａ変換器４４の出力信号に対してノイズ除去
や効果音を付与するフィルタリングを施した後、これを
増幅してスピーカから発音させる。

【００２３】Ｂ．実施例の動作 次に、上記構成による実施例の動作について図３〜図９
を参照し、説明する。なお、この実施例においては、特
に、通信制御部３０を介して楽音情報発生部１０と音源
制御部２０との間でなされるデータ転送に特徴がある。
したがって、以下では、このデータ転送動作を重点にお
き、ＣＰＵ１６側（楽音情報発生部１０）の動作と、Ｃ
ＰＵ２１側（音源制御部２０）の動作とについて示す。

【００２４】（１）ＣＰＵ１６側（楽音情報発生部１
０）の動作 ａ．メインルーチンの動作 まず、この電子楽器に電源が投入されると、ＣＰＵ１６
はＲＯＭ１７に記憶された制御プログラムをロードし、
図３に示すメインルーチンを起動する。これにより、Ｃ
ＰＵ１６の処理はステップＳａ１に進む。ステップＳａ
１では、各種レジスタの内容をイニシャライズすると共
に、パネルスイッチ１２の設定状態に対応した初期設定
を行い、次のステップＳａ２に進む。ステップＳａ２で
は、演奏者の押離鍵操作に応じてキーオン／オフ信号、
キーコード等の楽音情報を発生し、これを通信制御回路
３１を介して音源制御部２０に供給する。この場合、楽
音情報は、マスタバスＢ１からレジスタ５９を経由して
スレーブバスＢ２に転送される。

【００２５】次いで、ＣＰＵ１６の処理がステップＳａ
３に進むと、ＭＩＤＩイベント処理が行われる。このＭ
ＩＤＩイベント処理とは、前述したＭＩＤＩインタフェ
ース１５を介してＭＩＤＩ情報が供給される場合であ
り、受信したＭＩＤＩ情報に含まれるノートオン／オ
フ、あるいはノートコード等のノートイベントをレジス
タ５９を介してＣＰＵ２１側に転送する。続いて、ステ
ップＳａ４に進むと、モード切換スイッチ処理がなされ
る。モード切換スイッチ処理では、パネルスイッチ１２
が操作された場合、操作されたスイッチに対応した動作
モード「０」〜「４」を設定する。そして、ステップＳ
ａ５では、現時点で設定されている動作モードを識別
し、識別した動作モードへ処理を進める。以下、各動作
モード毎になされる処理の概要について示す。

【００２６】音色選択処理 動作モードが「０」である時には、ＣＰＵ１６の処理は
ステップＳａ６に進み、音色選択処理が行われる。この
処理では、例えば、所定のＭＩＤＩチャンネルに対して
音色を指定した場合、後述する動作に基づき、ＲＡＭ３
２の所定記憶エリアへ指定した音色データが一括して転
送される。

【００２７】音色エディット処理 動作モード値が「１」である時には、ステップＳａ７に
進み、音色エディット処理が行われる。ここでは、ＲＡ
Ｍ１８に取込んだ音色データをエディットし、これによ
り変化が生じた音色データだけをＲＡＭ３２側へ転送す
る。このエディットは、ＣＰＵ１６が直接ＲＡＭ３２の
データを読み書きして行っても良いし、または、レジス
タ５９，６０を介してＣＰＵ１６からＣＰＵ２１への指
示で行うようにしても良い。後者の場合、レジスタ５２
を書き換えてＲＡＭを切換える必要がないので、処理が
楽になる。

【００２８】ＭＩＤＩデータ転送処理 動作モード値が「２」である時には、ステップＳａ８に
進み、ＭＩＤＩデータ転送処理が行われる。この処理に
おいては、ＭＩＤＩインタフェース１５を介してバルク
ダンプされる音色データあるいは波形サンプルデータを
一旦、ＲＡＭ１７に取込み、この後にＲＡＭ３２へ転送
する。なお、波形サンプルデータは、さらに、ＣＰＵ２
１により音源回路４３を介して波形ＲＡＭ４２に転送さ
れる。また、これとは逆に、波形ＲＯＭ４１あるいは波
形ＲＡＭ４２から読み出した波形サンプルデータをＭＩ
ＤＩインタフェース１５からバルクダンプする場合に
は、該データがＣＰＵ２１からＣＰＵ１６を介してＲＡ
Ｍ１８へ転送される。

【００２９】フロッピー処理／その他の処理 動作モード値が「３」である時には、ステップＳａ９に
進み、フロッピー処理が行われる。この処理は、上述し
たＭＩＤＩデータ転送処理と同様であり、例えば、フロ
ッピーディスクから読み出した波形データをＲＡＭ３２
へ転送する。そして、動作モード値が上記「０」〜
「３」以外であれば、ステップＳａ１０に進み、その他
の処理が行われる。ここで言うその他の処理とは、例え
ば、ＲＯＭカードに波形サンプルデータと音色データと
が混在している場合、その音色データのみを抽出し、こ
れをＲＡＭ３２あるいはＲＡＭ１８に転送する処理であ
る。

【００３０】次に、これら上述した各処理のいずれかが
完了すると、ＣＰＵ１６の処理は再びステップＳａ２に
戻り、前述した過程を繰り返す。このように、ＣＰＵ１
６においては、演奏者の押離鍵操作に従った楽音情報、
あるいは外部のＭＩＤＩ楽器から供給されるＭＩＤＩ情
報に基づく楽音情報を発生し、これをレジスタ５９を介
してＣＰＵ２１側に供給する。そして、さらに、パネル
スイッチ１２の設定操作がなされた時には、その設定に
従った動作モードが起動され、データ転送が行われる。

【００３１】ｂ．音色選択処理ルーチンの動作 ここでは、音色選択処理（ステップＳａ６）を例にと
り、データ転送動作の詳細について説明する。前述した
ように、演奏者によって音色選択スイッチ（図示略）が
操作されると、ＣＰＵ１６の処理はステップＳａ６に進
み、これにより図４に示す音色選択処理ルーチンが起動
されてステップＳｂ１に進む。ステップＳｂ１では、レ
ジスタＴＣＮに対応する音色番号をセットすると共に、
音色を指定するＭＩＤＩチャンネル番号をレジスタＭＣ
Ｈにセットする。なお、この音色番号とは、音色の種別
を示すものであり、操作された音色選択スイッチに対応
した番号である。

【００３２】次に、ステップＳｂ２に進むと、ＣＰＵ１
６は切換要求コマンドを発生し、これをレジスタ５９に
書き込む。そして、ステップＳｂ３では、切換要求コマ
ンドに対してＣＰＵ２１側から応答データＡＣＫが送出
されるまで待機する。すなわち、レジスタ６０に「１」
が書き込まれると、応答データＡＣＫがあったとして判
断結果が「ＹＥＳ」となり、次のステップＳｂ４に進
む。ステップＳｂ４では、レジスタ５２に「１」を書き
込む。この結果、通信制御回路３１はＲＡＭ３２とマス
タバスＢ１とを接続すると共に、信号ＣＨＧ２を発生し
てＣＰＵ２１をスリープモードに移行させる。

【００３３】次いで、ステップＳｂ５では、ＲＯＭ１７
（あるいはＲＡＭ１８）に記憶されている音色データの
内、レジスタＴＣＮにセットされた音色番号が指定する
音色データを読み出し、マスタバスＢ１を介してＲＡＭ
３２に書き込む。この音色データの書き込みは、アドレ
ス信号ＭＷＭに従ってなされる。この場合、アドレス信
号ＭＷＭは、音色選択がなされたＭＩＤＩチャンネル番
号に対応する記憶エリア（図９（ｂ）参照）を示す。

【００３４】ここで、ＣＰＵ１６は図８に示すアドレス
マップを有しており、ＲＯＭ１７（あるいはＲＡＭ１
８）に記憶されたデータを一括転送する際には、自身の
アドレス領域として管理するＲＡＭ３２の所定記憶エリ
アＥ１に書き込むようになっている。次いで、データ転
送を完了したＣＰＵ１６は、処理をステップＳｂ６に進
め、レジスタ５２の内容を「０」にセットする。これに
より、通信制御回路３１はＲＡＭ３２とマスタバスＢ１
とを切り離し、該ＲＡＭ３２をスレーブバスＢ２と接続
すると共に、ＣＰＵ２１を通常のモードに復帰させる。
次いで、このようなバスラインの切換えがなされた後、
ステップＳｂ７に進み、レジスタ５９に転送終了の旨を
表すコマンドを送出し、前述したメインルーチンに復帰
する。

【００３５】このように、音色選択処理ルーチンにおい
ては、ＣＰＵ１６がＣＰＵ２１に対して転送要求を出
し、ＣＰＵ２１がこれを了解した時点にバスラインを切
換えてＲＡＭ３２をＣＰＵ１６側に接続し、この後にデ
ータ転送を行う。そして、データ転送が終了した時点で
再びバスラインを切換え、ＲＡＭ３２をＣＰＵ２１側に
接続する。

【００３６】（２）ＣＰＵ２１側（音源制御部２０）の
動作 ａ．メインルーチンの動作 上述したＣＰＵ１６側と同様、この電子楽器に電源が投
入されると、ＣＰＵ２１はＲＯＭ２２に記憶された制御
プログラムをロードし、図５に示すメインルーチンを起
動する。これにより、ＣＰＵ２１の処理はステップＳｃ
１に進む。ステップＳｃ１では、各種レジスタの内容を
イニシャライズする初期設定を行い、次のステップＳｃ
２に進む。

【００３７】ステップＳｃ２では、発音チャンネル番号
が一時記憶されるレジスタｉに「１」をセットし、次の
ステップＳｃ３に進む。ステップＳｃ３では、発音チャ
ンネル番号「１」の発音を制御する。すなわち、楽音情
報発生部１０から供給される楽音情報に応じて発音チャ
ンネル「１」におけるエンベロープ波形などを制御す
る。次いで、ステップＳｃ４に進むと、ＣＰＵ１６側か
らの切換要求コマンドに応じて切換受付処理を実行す
る。この切換要求コマンドは、ＣＰＵ１６がＲＡＭ３２
を専有するよう要求するものであり、前述したステップ
Ｓｂ２（図４参照）においてＣＰＵ１６が送出する。な
お、こうした切換要求に応じてなされる切換受付処理の
動作については後述する。

【００３８】次に、ステップＳｃ５に進むと、全発音チ
ャンネル分、すなわち、この例では１６音の発音チャン
ネルを有しており、これらについての発音制御がなされ
た否かを判断し、全発音チャンネル分の発音制御を行っ
た場合には判断結果が「ＹＥＳ」となり、上述したステ
ップＳｃ２に戻る。一方、全発音チャンネル分の発音制
御が完了していない場合には、ステップＳｃ６に進み、
レジスタｉにセットされる発音チャンネル数を１インク
リメントし、上述したステップＳｃ３に戻る。このよう
に、メインルーチンにおいては、楽音情報に応じて順次
発音チャンネル毎の発音制御がなされると共に、ＣＰＵ
１６からの切換え要求を受け付けるようにしている。こ
のフローでは、ＣＰＵ２１が絶えず音源経時変化処理
（振幅、フィルタ、ピッチ等のＥＧや変調効果のパラメ
ータの時間変化）を行うようになっているが、これは、
タイマインタラプトにより定期的に行うようにしても良
い。

【００３９】ｂ．切換受付処理ルーチンの動作 ＣＰＵ２１の処理が上述したステップＳｃ４に進むと、
図６に示す切換受付処理ルーチンが起動され、ステップ
Ｓｄ１に進む。ステップＳｄ１では、レジスタＣＲＥＱ
の内容が「１」であるか否かを判断する。レジスタＣＲ
ＥＱには、ＣＰＵ１６側から切換要求コマンドが供給さ
れた場合に、後述する割込み処理によって「１」が書き
込まれる。ここで、レジスタＣＲＥＱの値が「１」でな
い場合には、切換要求が無いとしてこの判断結果が「Ｎ
Ｏ」となり、このルーチンを終了し、メインルーチン
（図５参照）へ復帰する。一方、レジスタＣＲＥＱに
「１」が書き込まれている場合には、判断結果が「ＹＥ
Ｓ」となり、次のステップＳｄ２に進む。なお、ＣＰＵ
１６からＣＰＵ２１への直接の割込みラインを用い、そ
の割込みに応じてＣＰＵ２１がステップＳｃ４に対応す
る切換受付処理を行うようにしても良い。

【００４０】ステップＳｄ２では、ＣＰＵ１６側の切換
要求を了解すると、応答データＡＣＫを「１」としてレ
ジスタ６０にセットする。次いで、ステップＳｄ３に進
むと、レジスタＷＴＦの内容が「１」であるか否かを判
断する。ここで、レジスタＷＴＦは、ＲＡＭ３２の記憶
エリアＥ２（図９（ｂ）参照）に設けられており、該レ
ジスタＷＴＦには波形サンプルデータを音源部４０へ転
送するか否かを指示する信号が記憶される。なお、この
波形サンプルデータは、前述した音色選択処理ルーチン
においてＣＰＵ１６側によりＲＡＭ３２の記憶エリアＥ
３（図９（ｂ）参照）に書き込まれるものである。

【００４１】そして、例えば、このレジスタＷＴＦに
「１」がセットされていない場合には、ＣＰＵ１６側か
らＲＡＭ３２へのデータ転送だけであるので、判断結果
は「ＮＯ」となり、次のステップＳｄ４に進む。ステッ
プＳｄ４では、ＣＰＵ１６側からＲＡＭ３２へのデータ
転送が完了するまで待機する。すなわち、後述する割込
み処理によってレジスタＣＲＥＱに「０」が書き込まれ
るまで待機状態となり、これが書き込まれた時点で転送
終了とし、この判断結果が「ＹＥＳ」となり、ステップ
Ｓｄ６に進む。

【００４２】一方、波形サンプルデータを音源部４０へ
転送する場合には、ステップＳｄ３の判断結果が「ＹＥ
Ｓ」となり、ステップＳｄ５に進み、波形サンプルデー
タの転送がなされる。この転送処理は、データ転送方向
ＤＩＲ，波形番号ＷＮおよび波形サイズＷＳの各転送情
報に基づいてなされるものであり、これら転送情報は、
ＲＡＭ３２の記憶エリアＥ３（図９参照）の先頭アドレ
スに記憶される。次いで、ステップＳｄ６では、応答デ
ータＡＣＫを「０」としてレジスタ６０にセットする。
これにより、ＣＰＵ１６側へ切換受付処理が完了した旨
を表し、このルーチンからメインルーチンへ復帰する。

【００４３】このように、切換受付処理ルーチンにおい
ては、レジスタＣＲＥＱに「１」がセットされた時にＲ
ＡＭ３２をＣＰＵ１６側に専有させ、レジスタＷＴＦに
「１」がセットされた時に、ＲＡＭ３２の記憶エリアＥ
３に書き込まれている波形サンプルデータを音源部４０
へ転送するようにしている。

【００４４】ｃ．コマンド割込み処理ルーチンの動作 ＣＰＵ２１は、ＣＰＵ１６側からレジスタ５９にセット
される楽音情報、あるいはコマンドデータの内容に応じ
て各種の割込み処理を実行する。すなわち、レジスタ５
９に楽音情報あるいはコマンドデータが書き込まれる
と、図７に示すコマンド割込み処理ルーチンが起動し、
ＣＰＵ２１の処理がステップＳｅ１に進む。ステップＳ
ｅ１では、レジスタ５９の内容を読み出し、これを解釈
する。そして、ステップＳｅ２では、解釈結果に基づい
て各種の処理を実行する。なお、ここでは、楽音情報と
して外部からＭＩＤＩ情報が供給される場合を想定して
おり、したがって、通常の押離鍵操作に応じて発生する
キーオン／オフに替えて、ＭＩＤＩ情報による「ノート
オン」、「ノートオフ」に対応した処理がなされるもの
としている。

【００４５】ノートオン処理 レジスタ５９にノートオンを表すＭＩＤＩ情報が書き込
まれた場合には、ステップＳｅ３〜Ｓｅ５が実行され
る。この場合、まず、ノートオンされたＭＩＤＩチャン
ネル番号とそのノートコードを受け取り、これの発音チ
ャンネルを割り当て、音源部４０に発音開始指示を与え
る。

【００４６】ノートオフ処理 レジスタ５９にノートオフを表すＭＩＤＩ情報が書き込
まれた場合には、ステップＳｅ６〜Ｓｅ８が実行され
る。この場合、まず、ノートオフされたＭＩＤＩチャン
ネル番号とそのノートコードを受け取り、これに対応す
る消音チャンネルを検出し、音源部４０に消音指示を与
える。

【００４７】切換要求コマンド処理 切換要求コマンドがレジスタ５９に書き込まれた場合に
は、ステップＳｅ９に進む。ステップＳｅ９では、レジ
スタＣＲＥＱに「１」を書き込むと共に、レジスタＷＴ
Ｆに「０」を書き込む。これにより、前述した切換受付
処理ルーチンでのステップＳｄ１の判断結果が「ＹＥ
Ｓ」となる訳である。

【００４８】転送終了コマンド処理 転送終了コマンドがレジスタ５９に書き込まれた場合に
は、ステップＳｅ１０に進む。ステップＳｅ１０では、
レジスタＣＲＥＱに「０」を書き込む。これにより、前
述した切換受付処理ルーチンでのステップＳｄ４の判断
結果が「ＮＯ」となる。

【００４９】波形サンプルデータ転送処理 この場合、ステップＳｅ１１に進み、ＲＡＭ３２からデ
ータ転送方向ＤＩＲ，波形番号ＷＮおよび波形サイズＷ
Ｓの各転送情報を抽出し、さらに、レジスタＣＲＥＱに
「１」を、レジスタＷＴＦに「１」をセットする。これ
により、前述した切換受付処理ルーチンにおけるステッ
プＳｄ５が実行され、波形サンプルデータが音源部４０
へ転送される。

【００５０】その他の処理 その他の処理として、例えば、アフタタッチやピッチベ
ンドなどを指示するコマンドデータがレジスタ５９に書
き込まれると、ステップＳｅ１３に進み、音源部４０に
対して該コマンドに応じた楽音処理を指示する。

【００５１】以上のように、このコマンド割込み処理で
は、楽音情報発生部１０から供給される楽音情報（ＭＩ
ＤＩ情報）あるいはコマンドデータがレジスタ５９を介
してＣＰＵ２１側に供給されると、ＣＰＵ２１はこれに
応じて音源部４０の発音制御や、データ転送制御を行う
ようにしている。特に、波形サンプルデータ等の大量の
データを転送する場合には、ＣＰＵ１６からＲＡＭ３２
のバッファエリアに一括して取込んだ後、これを数百バ
イト〜数Ｋバイト単位毎に順次、音源部４０側へ転送す
る。これにより、従来のように入出力ポートを介した転
送に比べて極めて高速なデータ転送となる。

【００５２】このように、上述した実施例においては、
通信制御部３０がＣＰＵ１６およびＣＰＵ２１の相互間
でなされるデータ授受内容に応じて切換動作し、これら
ＣＰＵのいずれか一方を選択してＲＡＭ３２と接続させ
るので、該ＲＡＭ３２を介して大量のデータを高速に転
送でき、しかもＲＡＭ３２が各ＣＰＵ１６，２１によっ
て共有されるため、データの共有化も図ることができ
る。

【００５３】なお、上述した実施例においては、ＣＰＵ
１６側の要求に基づいて通信制御部３０が切換動作をお
こなっているが、これに限定されることなく、例えば、
ＣＰＵ２１側でこれを行っても良いし、さらには、通信
制御部３０自体にＣＰＵを搭載し、これにより切換え制
御するようにしても良い。また、本実施例の態様に入出
力ポートを介したデータ転送を行う方式を併用すること
も可能である。

【００５４】また、上記の実施例において、ＣＰＵ２１
は各発音チャンネル毎の発音制御が完了する度に前述し
た切換受付処理（ステップＳｃ４）を実行するようにし
ているが、これに替えて、例えば、全発音チャンネルの
発音制御が完了した時点で切換受付処理を実行するよう
にしても良い。さらに、これとは逆に、発音制御の内、
エンベロープ波形制御やフィルタ係数制御などの詳細な
制御が終了する度毎に切換受付処理を実行することも可
能である。

【００５５】

【発明の効果】以上説明したように、この発明によれ
ば、選択手段が第１および第２の演算処理手段の相互間
でなされるデータ授受内容に応じて切換動作し、前記第
１および第２の演算処理手段のいずれか一方を選択して
記憶手段と接続させるので、各演算処理手段は個々にバ
スを専有でき、しかもデータの共有化や高速なデータ転
送を行うことができる。

【図面の簡単な説明】

【図１】 この発明による一実施例の全体構成を示すブ
ロック図。

【図２】 同実施例における通信制御回路３１の構成を
示すブロック図。

【図３】 ＣＰＵ１６側におけるメインルーチンの動作
を示すフローチャート。

【図４】 ＣＰＵ１６側における音色選択処理ルーチン
の動作を示すフローチャート。

【図５】 ＣＰＵ２１側におけるメインルーチンの動作
を示すフローチャート。

【図６】 ＣＰＵ２１側における切換受付処理ルーチン
の動作を示すフローチャート。

【図７】 ＣＰＵ２１側におけるコマンド割込み処理ル
ーチンの動作を示すフローチャート。

【図８】 同実施例におけるＣＰＵ１６のアドレスマッ
プを示す図。

【図９】 同実施例におけるＣＰＵ２１のアドレスマッ
プおよびＲＡＭ３２のメモリマップを示す図。

【符号の説明】

１０…楽音情報発生部（第１の演算処理手段）、２０…
音源制御部（第２の演算処理手段）、３１…通信制御回
路（選択手段）、３２…ＲＡＭ（記憶手段）。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年１月５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００４０

【補正方法】変更

【補正内容】

【００４０】 ステップＳｄ２では、ＣＰＵ１６側の切
換要求を了解すると、応答データＡＣＫを「１」として
レジスタ６０にセットする。次いで、ステップＳｄ３に
進むと、レジスタＷＴＦの内容が「１」であるか否かを
判断する。ここで、レジスタＷＴＦは、ＲＡＭ３２の記
憶エリアＥ２（図９（ｂ）参照）に設けられており、該
レジスタＷＴＦには波形サンプルデータを音源部４０へ
転送するか否かを指示する信号が記憶される。なお、こ
の波形サンプルデータは、音源部４０での楽音形成に用
いるため、ディスクドライブ１４に挿入されたフロッピ
ーディスク（場合によっては、波形サンプルデータをフ
ロッピーディスクから一旦読み出して記憶しているＲＡ
Ｍ１８）より供給され、ＲＡＭ３２の記憶エリアＥ３
（図９（ｂ）参照）を中継バッファとして、波形ＲＡＭ
４２またはカードスロット４１ａに挿入されたＲＡＭカ
ードに転送される。逆に、波形ＲＡＭ等に記憶された波
形サンプルデータを同記憶エリアＥ３を中継バッファと
して該フロッピーディスクに転送し、記憶することも可
能である。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００４１

【補正方法】変更

【補正内容】

【００４１】 そして、例えば、このレジスタＷＴＦに
「１」がセットされていない場合には、ＣＰＵ１６側か
らＲＡＭ３２へのデータ転送だけであるので、判断結果
は「ＮＯ」となり、次のステップＳｄ４に進む。ステッ
プＳｄ４では、ＣＰＵ１６側からＲＡＭ３２へのデータ
転送が完了するまで待機する。すなわち、後述する割込
み処理によってレジスタＣＲＥＱに「０」が書き込まれ
るまで待機状態となり、これが書き込まれた時点で転送
終了とし、この判断結果が「ＹＥＳ」となり、ステップ
Ｓｄ６に進む。ＣＰＵ１６からＲＡＭ３２へのデータ転
送は、例えば、前述した図４のステップＳｂ５における
音色データのＭＣＨの示すｃｈ記憶領域への書き込みで
ある。この時、ＣＰＵ１６は、該転送に先立って切換要
求をＣＭＤＲ５９に送出し、ＣＰＵ２１が「ＣＲＥＱ＝
１」を判断してＡＣＫＲ６０を「１」にセットするのを
待って、ＲＡＭ３２をＣＰＵ１６側に切換え、ＲＡＭ３
２への書き込みを行う。書き込みが終了したら、ＣＰＵ
１６はＲＡＭ３２をＣＰＵ２１側に戻した後、ＣＭＤＲ
５９に転送終了を送出し、ＣＰＵ２１をステップＳｄ４
における書き込み終了待ちの無限ループ状態から復帰さ
せる。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００４２

【補正方法】変更

【補正内容】

【００４２】 一方、音源部４０と楽音情報発生部１０
との間で波形サンプルデータの転送を行う場合は、ステ
ップＳｄ３の判断結果が「ＹＥＳ」となり、ステップＳ
ｄ５に進み、波形サンプルデータの転送がなされる。こ
の転送処理は、データ転送方向ＤＩＲ，波形番号ＷＮお
よび波形サイズＷＳの各転送情報に基づいてなされるも
のであり、これら転送情報は、ＲＡＭ３２の記憶エリア
Ｅ３（図９参照）の先頭アドレスに記憶される。ここ
で、転送方向ＤＩＲは、上述した波形サンプルデータの
転送が、楽音情報発生部１０（デイスクドライブ１４ま
たはＲＡＭ１８）から音源部４０（カードまたは波形Ｒ
ＡＭ）の方向と、音源部４０（カード、波形ＲＡＭまた
は波形ＲＯＭ）から楽音情報発生部１０の方向のいずれ
であるかを指定するデータである。この転送方向ＤＩＲ
に従ってＣＰＵ１６とＣＰＵ２１とが交互に記憶エリア
Ｅ３をアクセスして波形サンプルデータの転送が行われ
る。例えば、フロッピーディスクから波形ＲＡＭ４２に
向けて波形サンプルデータを転送する場合は、まず、Ｃ
ＰＵ１６がフロッピーディスクに書き込まれた波形サン
プルデータの最初の１ブロック分を読み出して記憶エリ
アＥ３に書き込み、ＣＰＵ２１が記憶エリアＥ３から該
１ブロック目を読み出して波形ＲＡＭ４２の波形番号Ｗ
Ｎに対応する記憶領域に書き込む。続いて、２ブロック
目をＣＰＵ１６が記憶エリアＥ３に書き込み、ＣＰＵ２
１が読み出して波形ＲＡＭ４２の次の記憶領域へ…とい
うように、順次、ブロック単位で波形ＲＡＭ４２へ転送
し、波形サイズＷＳで指定される量の波形サンプルデー
タを転送した所で転送動作を終了する。その他の転送の
場合も同様で、記憶エリアＥ３を中継バッファとして用
いてブロック単位の転送が行われる。転送が終了した
ら、処理は次のステップＳｄ６に進み、ＡＣＫレジスタ
６０に「０」をセットする。ＣＰＵ１６はＡＣＫレジス
タ６０を読むことにより、上述した切換受付処理に伴う
ＣＰＵ２１の波形サンプル転送処理が終了したことを認
識する。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 少なくとも、演奏操作に対応した楽音情
   報を発生する第１の演算処理手段と、前記楽音情報に応
   じて音源を制御する第２の演算処理手段とを備えた電子
   楽器において、 前記第１および第２の演算処理手段の間に介在する手段
   であって、これら相互間でなされるデータ授受内容に応
   じて切換動作させ、前記第１および第２の演算処理手段
   いずれか一方を選択する選択手段と、 前記選択手段によって選択される前記第１および第２の
   演算処理手段のいずれか一方からアクセスされる記憶手
   段とを具備することを特徴とする電子楽器。