JPH02179694A - 処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は電子楽器用処理装置に関し、特に電子楽器用
処理装置の構造的なアーキテクチャ−に関する。

［従来技術とその問題点］ 近年、電子楽器はコンピユータ化されている。

しかし、大量で高速のデータ演算が必要な楽音の生成に
係る部分は音源回路と呼ばれる専用構造のハードウェア
で行われており、マイクロコンピュータは楽器への制御
入力（！ｌ！やコンソールパネルからの入力、ＭＩＤＩ
その他の外部制御入力、内部または外部の演奏メモリか
らの入力等）を処理し、音源回路に適したコマンドを音
源回路に転送するに留まっている。

音源回路は、楽音の合成の方式によりその構造は異なる
が、いずれの音源方式のものもその回路規模は大きい０
代表的には、マイクロコンピュータ（中央演算装Ｍ）の
回路規模の約２倍である。

−例として、第１３図にＰＣＭ音源タイプのブロック図
を示す、ＰＣＭ音源１００を制御するマイクロコンピュ
ータ１０１が存在し、ＰＣＭ音源１００で楽音の生成に
必要な情報（コマンド）がマイクロコンピュータ１０１
よりＰＣＭ音源１００に送られる。マイクロコンピュー
タ１０１からのコマンドは音源コマンド解析部１０２を
介してす′ｆ源の各部にセットされる。

例えば、発音開始時には以下の手順で情報がセットされ
る。

（ａ）発音しようとする波形の入っている波形記憶装置
１０７に対するアドレス（通常、スタートアドレス、エ
ンドアドレス、ループアドレスから成る）を送る。これ
らのアドレスはアドレス制御部１０４内にセットされる
。

（ｂ）発音しようとする楽音のピッチデータを送る。ピ
ッチデータは音程制御部１０５にセットされる。

（Ｃ）エンベロープデータを送ってエンベロープ制御部
１０６にセットする。

（ｄ）チャンネル制御をオンとする（チャンネルＯＮ１
０　Ｆ　Ｆ制御部１０３にセット）。

これらのデータはポリフォニック音源の場合にはチャン
ネル番号を合わせる必要があり音源１００の各部は時分
割で動作しなければならない０以上のデータがセットさ
れるとＰＣＭ音源１００は次のようにして楽音を生成す
る。該当チャンネルタイムで、アドレス制御ｆ！ＡｌＯ
４は音程制御部１０５からのピッチデータの累算結果に
最も近い２つの隣り合うアドレスにある波形データ（直
前波形値と直後波形値）を波形記憶装Ｍ１０７から読み
出す、この波形データは波形処理部１０８に送られて、
ここで、直前波形値と直後波形値の差が演算される。こ
の差と直前波形値は補間回路１０９に送られ、ここで、
隣り合う波形値の差に波形記憶装置のアドレスの小数部
ＦＤ（図では音程制御部１０５から与えられる）を乗算
し、それに直前波形値を加算して補間値を得、この補間
値にエンベローフ制御ｍ　１０６で生成したエンベロー
プ値ＥＤを乗算してチャンネルの楽音波形の瞬時値を得
る。この瞬時値は加算泰１１０ですべてのチャンネルに
ついて累算され、その結果がＤ／Ａ変換器ｉｔｔに送ら
れてアナログの楽音信号となる。

この例からもわかるように、音源回路のハードウェアに
は、演算回路とデータを一時的に保持するための記憶装
置が処理段階の随所に必要であり、回路が大規模になる
問題がある。また、特定の音源回路の構造は特定音源方
式、特定のポリフォニック数の楽音合成を実現するのみ
であり、ポリフォニック数を変えるだけでも、大幅な回
路変更、追加を余儀なくされる。更には、マイクロコン
ピュータから音源回路に送るコマンドのセットについて
も音源に合わせて設計を行う必要があり、ａ源制御のプ
ログラムの開発に多大の時間と労力を必要とする。

次に音源回路ハードウェアに組み込まれるエンベロープ
制御Ｉ９！１１０６（エンベロープ発生装置）について
述べる０代表的なエンベロープ制御部をｍ１３図に示す
、第１３図のエンベロープΔＸレジスタ２０４．エンベ
ロープΔｙレジスタ２０５、目標エンベロープレジスタ
２０６にはマイクロコンピュータから６値がセットされ
る（インターフェースである音源コマンド解析部１０２
を通じて）、動作において、エンベローグΔＸタイマー
２０１の内容はＩＮＣカウンタ２０２によりカウントア
ー、プされる。エンベロープΔＸタイマー２０１のカウ
ント値がエンベロープΔＸレジスタ２０４の内容と一致
すると、比較器２０３から一致信号が出力され、これに
より、ＩＮＣカウンタ２０２がクリアされる。更に一致
信号により、ＡＮＤゲー）Ｇｌが開いて、エンベロープ
Δｙレジスタ２０５のデータΔｙが加減算器２０７に入
力され、このデータΔｙが加減ＦＬＡＧ　（エンベロー
プΔｙレジスタ２０５の特定ビット）に従い現在エンベ
ロープレジスタ２０９からの現在エンベロープ値に加減
算される。この加減算結果と目標エンベロープレジスタ
２０９からの目標エンベロープレベルとが第２の比較５
２０Ｂで比較され、その比較結果により新しい現在エン
ベロープ値が決定される。すなわち、目標エンベロープ
に達していなければ、ゲー）Ｇ２を通じて加減算結果を
新しい現在エンベロープ値として出力し、レジスタ２０
９に戻し、目標エンベロープに達したならば比較器２０
８の一致信号でインバータＩＮＶを介してゲートＧ３を
開いて、目標エンベロープを新しい現在エンベロープ値
として出力し、レジスタ２０９に戻す、比較器２０８の
一致信号は一致信号保持器２１０で保持され、次のエン
ベロープステップのデータ（ΔＸ、Δｙ、目標エンベロ
ープ）のセットを要求する。

第１３図に示すようなエンベロープ発生装置の欠点は、
音源回路のハードウェアの一部となっている点である。

したがって、マイクロコンピュータはいったんΔＸ、Δ
ｙ、目標値のデータをセットしたら、それ以降の現在の
エンベロープ値を把握でＪないことになる（現在エンベ
ロープ値をマイクロコンピュータが読み取るようにする
ことはできないことはないが、相当複雑な回路を必要と
する）、このため、エンベロープのステップをジャンプ
させる必要のある場合、現在のエンベロープ値に適合す
るようなデータ（ΔＸ、Δｙ、目標イ１）をセットする
ことが困難になる８例えば、第１４図に示すように、３
つのセグメントから成るリリース部エンベロープのため
のデータがマイクロコンピュータ側にあるとした場合、
マイクロコンピュータは現在のエンベロープ値が不明の
ため、どのセグメントに対するデータ（ΔＸ、Δｙ、目
標値）奄音源に送ったらよいかわからない、これを解決
するため、従来の採用している手段は、エンベロープス
テップ更新信号（第１３図の一致信号保持器２１０の出
力）をマイクロコンピュータに送ってステップの更新を
要求し、マイクロコンピュータから次のステップのデー
タを音源に転送することである。この構成の場合、マイ
クロコンピュータは音源の生成している現在エンベロー
プ値は把握できないが、音源の実行しているエンベロー
プステップは把握できる。したがって、マイクロコンピ
ュータは楽音リリース時に。

コノエンベロープステップの取る得る値に対応したリリ
ースエンベロープセグメント、すなわち、現在のエンベ
ロープが日桁している目標値より低くて一番近い目標値
をもつリリースエンベロープセグメントを選択して音源
に転送することができる。ただし、この構成についても
、リリースエンベロープの折線特性が他のエンベロープ
部分によって制約されてしまうという間通が残る。なぜ
なら、リリースエンベロープデータは他のステップのエ
ンベロープの値域に適合するように作成しておく必要が
あるからである。したがって、エンベロープのとり得る
特性が制限を受ける。

この発明は上述した音源回路ハードウェア、及びエンベ
ロープ発生ハードウェアの問題を克服するため、マイク
ロコンピュータのプログラム制御で楽音を生成すること
とし、さらにエンベロープの生成を特性の制限なしに実
行できるようにしたものである。

［発明の目的］ すなわち、この発明の目的は専用の音源回路ハードウェ
アを使用しないで楽音を生成でき、かつ特性に制限のな
いエンベロープを正確なタイミングで生成可能な電子楽
器用処理装置を提供することである。

［発明の構成、作用］ この発明によれば、上記の目的を達成するため、プログ
ラムを記憶するプログラム記憶手段と、このプログラム
記憶手段のアドレスを制御するアドレス制御手段と楽音
の生成に必要なデータを記憶するデータ記憶手段と、演
算回路手段と、上記プログラム記憶手段のプログラムの
各命令を解読して上記各手段の動作を制御するオペレー
ション制御回路手段とを備えるマイクロコンピュータを
使用し、更にこのマイクロコンピュータに楽音のサンプ
リングタイムごとに割込信号を発生するタイマーインタ
ラプト制御回路手段を設け、この割込信号によって上記
プログラム記憶手段から呼び出され、実行されるプログ
ラムのなかに楽音の波形を演算するルーチンと楽音のエ
ンベロープを演算するルーチンとを含めることにより、
楽音の波形の生成に合わせてエンベロープの生成動作が
行われるようにしたことを特徴とする電子楽器用処理装
置が提供される。

したがって、音源回路ハードウェアが不要になることに
より回路規模の縮小化、製造時の歩留りの向ヒ、設計の
自由度が得られるとともに、エンベロープの生成を正確
なタイミングで行うことによる高品質のエンベロープの
付与が可能になる。

更に、この発明の場合、全面的にプログラム制御で電子
楽器の機能を実現しているので、楽音のエンベロープを
演算するルーチンの処理結果である現エンベロープ値を
常時マイクロコンピュータが把握することができる。し
たがって、エンベロープのステップのジャンプを自由に
実行することができ、生成できるエンベロープの特性に
対する制約は一掃される。

一構成例において、上記マイクロコンピュータは集結回
路チップで実現され、このチップ上に上記手段に加え、
生成したデジタル楽音信号をアナログ信号に変換するデ
ジタル・アナログ（Ｄ／Ａ）変換器と楽器を制御する入
力を受けるポートも実装される。

［実施例］ 以下、図面を参照してこの発明の詳細な説明する。

本実施例に係る電子楽器の全体構成を第１図に示す、装
置全体の制御はマイクロコンピュータ１により行われる
。特に、この発明に従い、楽器の制御入力の処理のみな
らず、楽音を生成する処理もマイクロコンピュータｌで
実行され、楽音生成用の音源回路ハードウェアは必要と
しない、鍵盤２と機能キー３とから成るスイッチ部４は
楽器の制御入力源であり、スイッチ部４から入力された
情報はマイクロコンピュータｌで処理される。マイクロ
コンピュータｌの生成したアナログ変換後の楽音信号は
ローパスフィルタ５でフィルタリングされ、アンプ６で
増幅され、スピーカ７を介して放音される。電源回路８
はマイクロコンピュータｌ、ローパスフィルタ５、アン
プ６に必要な電源を供給する。

上記マイクロコンピュータｌの内部構造を第２図にブロ
ック図で示す９図示の各要素はワンチップ上に実装され
ている。実際に製作したものは５　Ｘ　５　ｍ　ｍのチ
ップサイズで、８音ポリフォニ−２りの同時発音数をも
ち、楽音合成方式はＰＣＭ（波形読み出し方式）である
、もちろん、他のポリフォニー、り数に変更することは
容易である。

制御用ＲＯＭ３１には楽器の各種制御入力を処理するプ
ログラムと楽音を生成するプログラムが記憶されており
、ＲＯＭアドレス制御部３９からＲＯＭアドレスデコー
ダ３２を介して指定されたアドレスのプログラム語（命
令）を順次出力していく、なお、具体的実施例では、プ
ログラム語長は２８ビツトであり、プログラム語の一部
が次に読み出されるべきアドレスの下位部（ページ内ア
ドレス）としてＲＯＭアドレス制御部３９に入力される
ネタストアドレス方式となっているが、プログラムカウ
ンタ方式のものにも本発明を適用し得る。ＲＡＭアドレ
ス制御部３３は制御用ＲＯＭ３１からの命令のオペラン
ドがレジスタを指定している場合に、ＲＡＭ３４内の対
応するレジスタのアドレスを指定する。ＲＡＭ３４はレ
ジスタ群であり、汎用演算、フラグ演算、楽音の演算等
に使用される。加減算器及び論理演算部３５と乗算器３
６は制御用ＲＯＭ３２からの命令が演算命令のときに用
いられる。特に乗算器３６は楽音波形の演算に使用して
おり、そのための最適化として第１と第２のデータ入力
（例えば１６ビツトデータ）を乗算して入力と同じ長さ
（１６ビツト）のデータを出力するようになっている。

上記ＲＡＭ３４、加減算器３５、乗算器３６により、演
算回路（Ａ　Ｕ）が構成される。制御データ兼波形用Ｒ
ＯＭ３７にはピッチデータ、エンベロープデータ（レー
ト、レベル）などの各種楽音制御パラメータと、ＰＣＭ
　（パルス符号変調）の楽音波形データが記憶されてい
る。エンベロープデータと楽音波形データは楽音の音色
ごとに用意される。

オペレーション解析部（オペレーション制御回路）３８
は制御用ＲＯＭ３１からの命令のオペコードを解読し、
指示されるオペレーションを実行するために、回路の各
部に制御信号を送る。

所定時間ごとに制御用ＲＯＭ３１の楽音生成プログラム
を実行するため、この実施例ではタイマーインタラプト
を採用している。すなわち、タイマーを有するインタラ
プト制御部４０により。

一定時間ごとにＲＯＭアドレス制御部３９は制御信号（
割込要求信号）を送り、この信号により、ＲＯＭアドレ
ス制御部３９は次に行うメインプログラムの命令のアド
レスを退避（保持）シ、楽音の生成が行われるインタラ
プトサービスプログラムの先頭アドレスを代りにセット
する。これにより、インタラプト処理プログラムが開始
される。

インタラプトサービスプログラムの最後にはリターン命
令があるので、このリターン命令がオペレーション解析
部３８で解読された時点で、ＲＯＭアドレス制御部３９
は退避してあったアドレスを再度セットし、メインプロ
グラムに復帰する。

後述するようにこのインタラプトサービスプログラム（
以下、インタラプト想理プログラムという）のなかに、
各々のチャンネルの楽音の波形を演算するルーチンと楽
音のエンベロープを演算するルーチンが含まれており、
インタラプトの周期（楽音のサンプリング周期）で波形
とエンベロープの生成が可能になっている。

入力ポート４１と出力ポート４２は鍵盤２、機能キー３
のキースキャンのために使用される。インタラプト処理
プログラムにおいて生成された楽音はデジタル／アナロ
グ変換器４３でアナログ信号に変換され、外部に出力さ
れる。

第３図（Ａ）に本実施例のマイクロコンピュータ１のメ
インプログラムのフローを示す、ＡＩは電源投入時のイ
ニシャル処理であり、マイクロコンピュータｌのＲＡＭ
　（レジスタ群）３４のクリアや、リズムテンポ等の初
期値の設定等を行う。

Ａ２でマイクロコンピュータ１は出力ポート４２からキ
ー走査のための信号を出力し、スイッチ部４の状態を入
カポ−）４１から取り込むことにより、機能キー、鍵盤
キーの状態をＲＡＭ３４のキーバッファエリアに記憶す
る。Ａ３ではＡ２で得た機能キー３の状態から、状態の
変化した機能キーを識別し、指示される機能の実行を行
う（例えば、楽音番号のセット、エンベロープ番号ノセ
ット、リズム番号のセット等）、Ａ４ではＡ２で得た鍵
盤２の状態から、変化した！！（押鍵、離鍵）を識別す
る０次のＡ５でＡ４の処理結果から、発音処理Ａ９のた
めのキーアサイン処理を行う、Ａ６では機能キー３でデ
モ＠奏キーが押鍵されたとき制御データ兼波形用ＲＯＭ
３７から、デモ演奏データ（シーケンサデータ）を順次
読み出し、処理することにより、発音処理Ａ９のための
キーアサイン処理等を行う、Ａ７ではリズムスタートキ
ーが押鍵されたとき制御データ兼波形用ＲＯＭ３７から
リズムデータを順次読み出し、発音処理Ａ９のためのキ
ーアサイン処理を行う、フ０−−−周９４マー処理Ａ８
では、メインフローで必要なイベントのタイミングを知
るために、フロー−置時間（これは、フローを一周する
間に実行されたタイマーインタラプトの回数を計数する
ことで得られる。この計数処理は後述のインタラプトタ
イマー処理Ｂ３で行われる。）を基に演算を行い、エン
ベロープ用タイマー（エンベロープの演算周期）やリズ
ム用の基準値を得る０発音処理Ａ９ではＡ５．Ａ６、Ａ
７でセットされたデータから、実際に楽音を発音させる
ための各種演算を行い、結果をＲＡＭ３４内の音源処理
レジスタ（第６図）にセットする６例えば、押鍵時には
、エンベロープ生成のためのパラメータとして、アタッ
ク部のエンベロープΔｘ、　　目！エンベロープ加減フ
ラグはエンベロープΔｙを演算または読み出し、第６図
の対応する各々のレジスタにセットするとともに、波形
生成のためのパラメータとして、スタートアドレス、エ
ンドアドレス、ループアドレス、アドレス加算値をそれ
ぞれ演算または取り出し、対応するレジスタにセットす
る。また、エンベロープの更新に関しては、現在エンベ
ロープレジスタの内容をチエツクし、現ステップの目標
レベルになっていれば、次のステップのエンベロープデ
ータ（ΔＸ、Δｙ２　目標エンベロープ）を各レジスタ
に再設定する。現在エンベロープレジスタの内容は離鍵
時にもチエツクされ、その値からリリースエンベロープ
を選択してそのデータをセットする。Ａ１０は次のメイ
ンフローのパスのための準備処理であり、今回のパスで
得た押鍵状態への変化を示すＮＥＷＯＮ状態をＯＮ中に
したり、　ＩＩＨＩ状態への変化を示すＮＥＷ　　ＯＦ
Ｆ状態をＯＦＦ中に変える等の処理を行う。

楽音の生成が行われるインタラプト処理プログラムのフ
ローを第３Ｂ図に示す、Ｂｌで前回のインタラプトの音
源処理Ｂ２で生成しである最終的な楽音波形データ（８
音分の累積波形値）をＤ／Ａ変換器４３に送出する。こ
れにより、一定周期でＤ／Ａ変換器４３に楽音のサンプ
ルが与えられることになる０次の音源処理Ｂ２は実施例
のポイントであり、従来はこの処理を音源回路ハードウ
ェア上で行っていた。詳細は後述する０次のインタラプ
トタイマー処理Ｂ３ではインタラプトが所定時間ごとに
かかることを利用して、フロー−置針時用のタイマーレ
ジスタ（ＲＡＭ３４内）を通過の都度、プラス１する。

なお、この実施例ではインタラプト処理プログラム内で
はメインプログラムで書込を行うレジスタについては、
内容の書替を行わないようにしているので１通常のイン
タラプト処理の開始時と終了時に行われるレジスタの退
避と回復の処理は不要である。すなわち、ＲＡＭ３４上
のレジスタは楽音処理に関係するレジスタとその他の処
理に関係するレジスタとが独立しているので、メインプ
ログラムからインタラプト処理への移行が可及的に遅れ
なしで行われる。

音源処理Ｂ２の詳細を第３Ｃ図に示す、ＣＩで波形加算
用ＲＡＭ領域（第６図参照）をクリアした後、８チャン
ネル分の処理０２〜Ｃ９を順番に行っている。各チャン
ネル処理の最後で、チャンネルの楽音波形値が波形加算
用ＲＡＭ領域のデータに加算される。

第４図は１時間に沿って実施例の動作の流れを描いたも
のである。Ａ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆはメインプログラム
（第３Ａ図）の断片であり、一定時間ごとにインタラプ
ト処理（第３Ｂ図）が実行される。タイムチャートで示
すと第５図のようになる０図示のように、インタラプト
に入る都度。

Ｄ／Ａ変換器４３に楽音波形信号が入力され、対応する
アナログ信号が外部に出力されていく。

第３Ｃ図のＣ２〜Ｃ９の処理を１チャンネル分について
詳細に示したのが第７図である。チャンネル処理は大き
く分けてエンベロープ処理（Ｄｌ−０７）と波形処理（
Ｄ８〜Ｄ２１）から成る。

第８図はエンベロープ処理で生成されるエンベロープを
示したものである。１つの楽音のエンベロープはいくつ
かのステップ（セグメント）から成っている０図中のΔ
Ｘはエンベロープの更新周期であり、Δｙはエンベロー
プ値の変化幅である。チャンネルのエンベロープ処理（
ＤＩ−０７）では、更新タイムごとのエンベロープの更
新の計算とステップの目標レベルに達したかどうかのチ
エツクを行っている。一致したときには現在エンベロー
プレジスタ（第６図参照）に目標値が設定されるので、
メインプログラムの発音処理Ａ９内でそれを検知して、
次のステップのエンベロープのためのデータ（ΔＸ、Δ
ｙ、目標エンベロープ値）を各レジスタにセットしてい
る。

詳細に述べると、Ｄｌでエンベロープの演算周期ΔＸと
比較するためのタイマーレジスタをインタラプトごとに
インクリメントし、Ｄ２でΔＸと一致したときＤ３でエ
ンベロープ変位分のデータΔｙの加減算フラグ（符号ビ
ット）をテストしてエンベロープが上昇中か下降中かを
判別し、Ｄ４、Ｄ５でそれぞれ現在エンベロープの減算
または加算を行う、Ｄ６で現在エンベロープが目標エン
ベロープ値に達したかどうかをチエツクし２達しておれ
ば、現在エンベロープに目標レベルをセットする。これ
によりメインプログラムの発音処理Ａ９で次のエンベロ
ープステップのデータがセットされることになる。また
発音処理Ａ９でゼロの現在エンベロープを読んだときに
は発音の終了として処理される。

ここまでの説明で明らかなように、本電子楽器では、マ
イクロコンピュータｌが常時、現在のエンベロープの状
態を把握できる。すなわち、実施例ではプログラム制御
のエンベロープ処理（ＤＩ〜Ｄ７）でエンベロープを生
成しており、同じくプログラムＭ制御の発音処理Ａ９で
現在エンベロープの値をチエツクし、その結果に従う処
理を行っているので、従来のようなハードウェアのエン
ベロープ発生装置は不要であり、それに伴う問題は一掃
される。更に、同じプログラム制御でも、エンベロープ
処理を特にタイマーインタラプト処理プログラム内で行
っている理由については第９図を参照して説１！１する
。

第９図（ａ）はタイマーインタラプトによって生成され
るエンベロープの一部を示す、仮に１通常のサブルーチ
ンでエンベロープ処理を行ったとすると、その結果は第
９図（ｂ）に示すようになる。すなわち、エンベロープ
演算のサブルーチンをメインフロー中に配置した場合に
は、処理すべき仕事量が変動するため、エンベロープ演
算のサブルーチンからサブルーチンまでの時間も変動す
る。このため、ΔＸを計時する時間も変わり、あるとき
はこの更新時刻が早く到来し、あるときは遅れて到来し
、予定されたエンベロープの傾きを正確に実現で５ない
、一方、タイマーインタラプト処理のなかでエンベロー
プ処理を行った場合には割込の時間の周期性から、更新
周期ΔＸを一定に保つことができ、第９図（ａ）のよう
に予定した通りのエンベロープを得ることができる。更
に、生成したエンベロープは同じインタラプト処理内の
波形処理でただちに使用されるので、波形の生成とエン
ベロープの切り換えを合わせることができる。

次に、波形処理Ｄ８〜Ｄ２１について述べる。

波形処理では、現在アドレスの整数部を使って波形ＲＯ
Ｍから隣り合う２つアドレスの波形データを読み出し、
（整数部子小数部）で示される現在アドレスに対して想
定される波形値を補間で求めている。補間が必要な理由
は、インタラプトによる波形サンプリング周期が一定で
あり、アドレスの加算値（ピッチデータ）が楽器への応
用、し、ある音域にわたるためである（音階音しか出力
しない楽器で音階音ごとに波形データを用意すれば補間
の必要はないが許容できない記憶容量の増大となる）、
補間による音色の劣化、歪みは高音域の方が著しいため
、通常は、ｉ音の記録サンプリング周期より高速の周期
で原音を再生する。この実施例では原音（Ａ４）再生の
周期を２倍にしている（：５９図）、シたがって、アド
レス加算値が０．５のとき、Ａ４の音が得られるように
なっている。この場合、Ａ＃４ではアドレス加算値は０
．５２９となり、Ａ３のとき、ｌとなる。これらのアド
レス加算値はピッチデータとして制御データ兼波形ＲＯ
Ｍ３７に記憶されており、押鍵時には発音処理Ａ９にお
いて、鍵に対応するピッチデータと選択されている音色
の波形スタートアドレス、波形エンドアドレス及び波形
ループアドレスがＲＡＭ３４の対応するレジスタ、すな
わち、アドレス加算値レジスタ、スタートアドレス兼現
在アドレスレジスタ、エンドアドレスレジスタループア
ドレスレジスタにセットされる。

参考までに、第１Ｏ図に時間に対する補間波形データを
示す０図中、白丸は波形ＲＯＭのアドレスにある波形デ
ータ値、黒丸は補間値を示している。

補間の方式はいろいろあるが、ここでは直線補間を採用
している。第７図の波形生成処理Ｄ８〜０２１を詳細に
述べると、まず、Ｄ８で現在アドレスにアドレス加算値
を加算して新しい現在アドレスを得る。Ｄ９で現在アド
レスとエンドアドレスを比較し、現在アドレス〉エンド
アドレスならば、０１０．０１１により、現在アドレス
くエンドアドレスのときはＤ１２により、物理上（番地
上）または論理上（動作上）の次の７ドレスを計算し、
０１４でその整数部により波形ＲＯＭをアクセスして次
回波形データを得る。ループアドレスは動作上エンドア
ドレスの次のアドレスである。すなわち、第９図の場合
、図示の波形は繰り返し読み出される。したがって、現
在アドレス＝エンドアドレスのときは次のアドレスとし
てループアドレスの波形データを読み出す（Ｄ１３）。

Ｄ１５，０１６により、現在アドレスの整数部で波形Ｒ
ＯＭをアクセスして今回の波形データを読み出す０次に
、０１７で次回波形値から今回波形値を減算し、０１８
でその差に現在アドレスの小数部を乗算し、その結果を
０１９で今回の波形値に加えることにより、波形の直線
補間値を求める。この直線補間したデータに上記エンベ
ロープ処理で得ている現在エンベロープ値を乗算してチ
ャンネルの楽音データ値を得（Ｄ２０）、それを波形加
算用レジスタの内容に加えて楽音データを累算する（Ｄ
２１）。

以上のように、実施例ではマイクロコンピュータｌのプ
ログラム制御により、楽器の制御入力処理と楽音の生成
処理を行っているので、従来のような音源回路ハードウ
ェアは不要であり１回路規模の縮少化１歩留りの向上、
コストの低減、設計の高い自由度をもたらすことができ
る。更に、インタテブト制御部４０より正確な楽音サン
プリングタイムごとに発生される割込信号により起動さ
れるタイマーインタラプト処理プログラムによって、楽
音の波形を演算する処理と楽音のエンベロープな演算す
る処理を行っているので、所望の特性のエンベロープを
正確に生成することができる。

以上で実施例の説明を終えるが、この発明の範囲を逸脱
することなく種々の変形、変更が可能である。

［発明の効果］ 以上の説明から明らかなように、この発明ではマイクロ
コンピュータのプログラム制御機能により、楽音の生成
を実行し、特に、楽音生成の優先処理のため、楽音サン
プリングタイムごとに正確な周期でインクラブド制御回
路手段から割込信号を発生させ、割込信号の発生の都度
、呼び出し、実行するインタラプトサービスプログラム
のなかに楽音の波形を演算するルーチンとエンベロープ
を演算するルーチンを設けたので、従来のような音源回
路ハードウェアは不要となり、′Ｎ４御の融通性を高め
ることができ、高品質で特性に制約のないエンベロープ
を生成し、楽音の波形に付与することができる。したが
って、音源回路ハードウェア内にエンベロープ発生装置
を組み込んだ場合の問題、すなわち、外部の非同期のマ
イクロコンピュータからエンベロープ発生装置に対し制
限された範囲でしかエンベロープの制御指令を与えられ
ない問題を解消できる。また、マイクロコンピュータの
サブルーチンの実行でエンベロープを生成する構成にし
たときの問題、すなわち、エンベロープ制御パラメータ
（レート、レベル）が定義しているエンベロープの特性
を正確に再現できない問題を解消することができる。

【図面の簡単な説明】

第１図はこの発明の実施例に係る電子楽器の全体構成図
、第２図は実施例のマイクロコンピュータの構成を示す
ブロック図、第３Ａ図はマイクロコンピュータのメイン
プログラムのフローを示す図、第３Ｂ図は楽音の生成が
行われるインタラプト処理のフローチャート、第３Ｃ図
は第３Ｂ図の音源処理の詳細なフローチャー）、ｔ１４
４図は時間に沿ったプログラムの流れを示す図、第５図
は時間に沿った処理の概要を示すタイムチャート、第６
図は第２図のＲＡＭ３４内にｎかれる楽音生成用ＲＡＭ
のテーブルを示す図、第７図は第３Ｃ図の１つのチャン
ネル処理の詳細なフローチャート、第８図は本実施例に
おいて生成されるエンベロープを示す図、第９図は実施
例のタイムインタラプトによるエンベロープと通常のサ
ブルーチンによるエンベロープとを対比して示す図、第
１θ図は波形ＲＯＭの波形データを示す図、第１１図は
時間に沿う補間演算波形を示す図、第１２図は従来の音
源回路ハードウェアの一例を示すブロック図、第１３図
は従来の音源回路ハードウェアに含まれるエンベロープ
制御部のブロック図、第１４図は従来におけるエンベロ
ープの制約を説明するのに用いた図である。 ｌ・・・・・・マイクロコンピュータ、３１・・・・・
・制御用ＲＯＭ、３４・・・・・・ＲＡＭ、３５・・・
・・・加減算器及び論理演算部、３６・・・・・・乗算
器、３７・・・・・・制御データ兼波形ＲＯＭ、３８・
・・・・・オペレーション解析部、４０・・・・・・イ
ンタラプト制御部。 第３Ａ図 メイ〉フロー １３Ｌ６号 ＠）タイムイ〉タラフクトに＠る工）へ’ローフ”第 図 磐酬先 ｒｌ））’！？？ｏ’＃几→＞ｌＳ　Ｑ　ＲＴ、＞　Ａ
　口−７−手 続 補 正 書 （方式） 補正の対象 平成１年５月２４日 図面

Claims (2)

【特許請求の範囲】
1. （１）プログラムを記憶するプログラム記憶手段と、 前記プログラム記憶手段のアドレスを制御するアドレス
   制御回路手段と、 楽音の生成に必要なデータを記憶するデータ記憶手段と
   、 演算回路手段と、 前記プログラム記憶手段のプログラムの各命令を解読し
   て前記アドレス制御回路手段、前記データ記憶手段、前
   記演算回路手段の動作を制御するオペレーション制御回
   路手段と、 を備えるマイクロコンピュータから成り、更にこのマイ
   クロコンピュータが楽音のサンプリング周期で割込信号
   を発生するインタラプト制御回路手段を有し、この割込
   信号に応答して前記プログラム記憶手段から取り出され
   て実行されるインタラプトサービスプログラムのなかに
   楽音の波形を演算するルーチンとともに楽音のエンベロ
   ープを演算するルーチンとが含まれていて、楽音の波形
   の生成動作と楽音のエンベロープの生成動作とが実質上
   同期して行われることを特徴とする電子楽器用処理装置
   。
2. （２）請求項１記載の電子楽器用処理装置において、前
   記マイクロコンピュータは集積回路チップで構成され、
   このチップ上にデジタルの楽音信号をアナログ信号に変
   換するデジタル・アナログ変換器と楽器を制御する入力
   を受けるポートが更に設けられることを特徴とする電子
   楽器用処理装置。