JP2671690B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は電子楽器に係り、特に
メモリ等の記憶手段を利用して楽音を形成する電子楽器
に関する。

【０００２】

【従来の技術】一般的に電子楽器は、鍵盤等の演奏情報
入力手段と、演奏情報入力手段によって入力される情報
に応答し、楽音形成の指示等の制御パラメータを発生す
る制御手段と、制御パラメータに基づいて楽音を形成す
る音源とを有している。通常、音源は、現在形成中の楽
音波形の瞬時値、エンベロープのステート等の楽音パラ
メータを記憶するためのレジスタ類を備えている。そし
て、音源においては、レジスタ類に記憶されたこれらの
パラメータに基づいた演算処理が逐次実行されると共に
演算結果に基づいてレジスタ類の内容が更新され、制御
手段から指示された楽音波形の形成処理が行われる。ま
た、通常、電子楽器においては、制御手段によって処理
される制御パラメータを記憶する手段として、ＲＡＭ等
が用いられる。

【０００３】

【発明が解決しようとする課題】ところで、電子楽器に
おいては、制御手段により、音源における楽音の形成状
況が検知され、その検知結果に応じた制御が行われるこ
とがある。例えば、複数の発音チャネルにおいて並行か
つ独立に楽音を形成し得る複音式の音源を備えた電子楽
器においては、鍵盤から新たな押鍵イベントが検出され
た場合、制御手段により、その時点において音源の各発
音チャネルにおいて形成されている楽音のエンベロープ
が検出され、最も減衰の進んだ発音チャネルが新たな押
鍵イベントに対応した発音チャネルに割り当てられる。
このような場合、従来の電子楽器においては、制御手段
が音源内の制御用のレジスタ類から楽音の形成状況を示
す制御パラメータを読み出さねばならず、制御手段の制
御に係る負担が大きく、高性能の電子楽器を実現するこ
とが困難であるという問題があった。また、特に発音チ
ャネル数の大きな音源の場合、音源内に設けるべきレジ
スタ類の数が多くなり、それらのレジスタ類を制御する
ために必要な回路の規模も必然的に大きくなってしま
う。このため、電子楽器が高価になってしまうという問
題があった。この発明は上述した事情に鑑みてなされた
ものであり、電子楽器の制御手段の制御に係る負担を小
さくし、かつ、音源内に設けるべき記憶回路およびその
アクセス制御に係る回路の規模を縮小化し、安価であ
り、かつ、高性能の電子楽器を提供することを目的とす
る。

【０００４】

【課題を解決するための手段】請求項１に係る発明は、
楽音を形成するための楽音制御パラメータおよび楽音の
状態を表わす楽音状態データを記憶する記憶手段と、前
記記憶手段に記憶された前記楽音制御パラメータに基づ
いて楽音を形成すると共に、形成中の楽音の状態を表わ
す楽音状態データを前記記憶手段に書き込む楽音形成手
段と、形成すべき楽音に対応した前記楽音制御パラメー
タを前記記憶手段に書き込むことにより当該楽音の形成
の指示を行うと共に、前記記憶手段に記憶された前記楽
音状態データに基づいて前記楽音形成手段における楽音
形成の制御を行う制御手段とを具備することを特徴とし
ている。請求項２に係る発明は、前記請求項１に係る発
明において、前記記憶手段は、前記楽音制御パラメータ
および楽音状態データを記憶する複数の記憶領域を有
し、前記楽音形成手段は、前記各記憶領域に対応した複
数の発音チャンネルを有し、この各発音チャンネルで
は、前記記憶手段の対応する記憶領域に記憶された楽音
制御パラメータに基づき楽音を形成するものであって、
各発音チャンネルで形成中の楽音の状態を表わす楽音状
態データを前記記憶手段の対応する記憶領域に書き込む
ものであり、前記制御手段は、発音指示に応答して、前
記記憶手段の複数の記憶領域に記憶された楽音状態デー
タに基づいて前記複数の発音チャンネルの中からいずれ
かの発音チャンネルを選択し、選択された発音チャンネ
ルに対応する前記記憶手段の記憶領域に楽音制御パラメ
ータを書込むものであることを特徴としている。

【０００５】

【作用】上記請求項１に係る発明によれば、制御手段
が、形成すべき楽音に対応した楽音制御パラメータを記
憶手段に書き込むことにより当該楽音の形成の指示を行
うと、楽音形成手段は書き込まれた楽音制御パラメータ
に基づいて楽音の形成を行う。一方、楽音形成手段が、
形成中の楽音の状態を表わす楽音状態データを記憶手段
に書き込むと、制御手段は書き込まれた楽音状態データ
に基づいて楽音形成手段における楽音形成の制御を行
う。上記請求項２に係る発明によれば、発音指示に応答
した制御手段は、楽音形成手段が記憶手段の複数の記憶
領域に書き込んだ楽音状態データに基づいて、楽音形成
手段内の複数の発音チャンネルの中からいずれかの発音
チャンネルを選択し、選択された発音チャンネルに対応
する記憶領域に楽音制御パラメータを書込む。一方、楽
音形成手段内の各発音チャンネルでは、対応する記憶領
域へ制御手段が書き込んだ楽音制御パラメータに基づい
て楽音を形成するとともに、形成中の楽音の状態を表わ
す楽音状態データを対応する記憶領域に書き込む。

【０００６】

【実施例】以下、図面を参照し、本発明の実施例を説明
する。 ＜実施例の構成＞ （１）全体構成 図１はこの発明の一実施例による電子楽器の構成を示す
ブロック図である。この図において、１はこの電子楽器
の各部を制御する制御部である。２は多数の鍵を配備し
てなる鍵盤である。また、３はパネルスイッチ群であ
り、各スイッチはこの電子楽器のパネル面に配備された
対応する操作子が操作されることによってオン／オフ状
態が切り換えられる。４はこの電子楽器のパネル面に配
備されたパネル表示器であり、現在実行中の機能等の表
示を行う。５は制御部１から与えられる楽音形成の指示
に従って楽音信号を形成する音源部である。この音源部
５は、いわゆる時分割音源であり、最大１２種類の楽音
信号を同時に形成することができる。個々の楽音信号の
波形値の演算は波形値の発生間隔であるサンプリング周
期Ｔｓを１２分割した各発音チャネルＣＨｉ（ｉ＝０〜
１１）において行われる。また、発音チャネルを１６分
割した各タイムスロットＴｋ（ｋ＝０〜１５）毎に波形
値の算出に必要な所定の処理が実行される。図２にサン
プリング周期Ｔｓ、発音チャネルＣＨｉ（ｉ＝０〜１
１）およびタイムスロットＴｋ（ｋ＝０〜１５）の関係
を示す。６は音源部５が楽音信号を形成するのに必要な
各種楽音パラメータを記憶したパラメータＲＯＭであ
る。なお、この楽音パラメータについては後述する。パ
ラメータＲＯＭ６はアドレスバスＡＢＲＯＭおよびデー
タバスＤＢＲＯＭからなるＲＯＭ用バスＲＯＭＢＵＳを
介し音源部５と接続されている。

【０００７】７は共有ＲＡＭであり、制御部１における
ＣＰＵ１１（後述）がこの電子楽器を制御する際の制御
データの記憶手段として使用される他、音源部５が楽音
を形成するのに必要な楽音パラメータの記憶手段として
使用される。ここで、共有ＲＡＭ７に記憶される楽音パ
ラメータには、ＣＰＵ１１および音源部５によって各々
独立に使用されるデータの他、 Ａ．発音指示、音色指定情報等のようにＣＰＵ１１が音
源部５に対して与える情報、および Ｂ．音源部５における現在の楽音形成状況を示す情報で
あって、ＣＰＵ１１がこの電子楽器の動作を制御する際
に参照する情報 の両方が含まれている。従って、共有ＲＡＭ７は記憶手
段としての役割のみならず、ＣＰＵ１１と音源部５との
間の相互の情報伝達手段としての役割をも果すものであ
ると言える。なお、共有ＲＡＭ７に記憶されるデータの
詳細については後述する。ＲＡＭ用バスＲＢＵＳはデー
タバスＤＢ_R、アドレスバスＡＢ_Rおよびリードライト線
Ｒ／Ｗ_Rからなる。これらのデータバスＤＢ_R、アドレス
バスＡＢ_Rおよびリードライト線Ｒ／Ｗ_Rは共用ＲＡＭ７
のデータ端子、アドレス端子およびリードライト端子に
接続される。８はＲＡＭ接続制御部であり、制御部１に
おけるＣＰＵ１１と、音源部５と、共有ＲＡＭ７との間
の接続状態を切換制御を行う。９は書込検出部であり、
ＲＡＭ接続制御部８を介した共有ＲＡＭ７に対するデー
タ書込動作を常時監視し、形成すべき楽音を指定するパ
ラメータのうち最初のパラメータ（本実施例の場合はボ
イス番号の下位ビットデータＶｎＬ）が書き込まれた場
合にロード信号ＬＯＡＤとして信号“１”を出力し、音
源部５に対し共有ＲＡＭ内の形成すべき楽音に係るパラ
メータの取り込みを指示する。１０Ｌおよび１０Ｒは各
々左チャネルおよび右チャネルのサウンドシステムであ
り、音源部５が出力する左チャネル楽音信号ＬＯＵＴお
よび右チャネル楽音信号ＲＯＵＴを楽音として発音す
る。１００はタイミング信号発生部であり、制御部１、
ＲＡＭ接続制御部８および音源部５において行われる各
種動作のタイミングを決定するタイミング信号を出力す
る。

【０００８】（２）制御部１の構成 制御部１は、ＣＰＵ（中央処理ユニット）１１、タイマ
１２、ＲＯＭ（リードオンリメモリ）１３、パラレルＩ
／Ｏ（入出力）インタフェース１４、ドライバ１５およ
びこれらの各要素を相互に接続する前述のＣＰＵバスＣ
ＰＵＢからなる。この制御部１において、ＣＰＵ１１は
ＲＯＭ１３に記憶された制御プログラムに基づき、この
電子楽器の各部の制御を行う。また、タイマ１２は、Ｃ
ＰＵ１１によりＣＰＵバスＣＰＵＢを介して計時データ
がセットされ、計時データ相当の時間が経過した場合に
ＣＰＵ１１に対し割込み信号を出力する。鍵盤２におけ
る各鍵の状態およびパネルスイッチ群３の状態はパラレ
ルＩ／Ｏインタフェース１４およびＣＰＵバスＣＰＵＢ
を介しＣＰＵ１１に取り込まれる。ＣＰＵ１１はパラレ
ルＩ／Ｏインタフェース１４を介して取り込んだ情報に
基づき、発音指示情報、音色指定情報等、楽音の形成に
必要な情報をＣＰＵバスＣＰＵＢへ出力する。また、Ｃ
ＰＵ１１は現在実行中の機能等を表わす表示データをド
ライバ１５に送り、パネル表示器４にその表示を行わせ
る。

【０００９】（３）パラメータＲＯＭ６の記憶内容 図３はパラメータＲＯＭ６の記憶内容を示すメモリマッ
プである。パラメータＲＯＭ６は各々１６ビットの記憶
容量を有する記憶エリアからなる。これらの記憶エリア
のうち、絶対アドレス「０」から始る一連の記憶エリア
により、１００種類の音色に対応した音色データエリア
が構成されている。これらの音色データエリアにボイス
番号Ｖｎ＝「０」〜「９９」に対応した音色データが各
々記憶される。そして、音色データエリアの後の一連の
記憶エリアは波形サンプルデータエリアとなっており、
このエリアに各音色に対応した楽音波形のサンプルデー
タが記憶されている。

【００１０】各音色データエリアは各々６個の記憶エリ
アからなり、これらの６個の記憶エリアの各々には相対
アドレス「０」〜「５」が割り当てられている。ここ
で、音色データエリアの６個の記憶エリアに記憶された
各音色データを列挙する。まず、相対アドレスが「０」
である記憶エリアの上位８ビットのエリアにはレベルシ
フトデータＬＳが記憶されている。また、相対アドレス
が「０」である記憶エリアの下位８ビットのエリアには
スタートアドレスの上位８ビットのデータＳＡＨが記憶
されている。次いで相対アドレスが「１」である記憶エ
リアの上位８ビットのエリアにはスタートアドレスの中
位８ビットのデータＳＡＭが記憶され、下位８ビットの
エリアにはスタートアドレスの下位８ビットのデータＳ
ＡＬが記憶されている。これらのデータＳＡＨ、ＳＡＭ
およびＳＡＬからなる２４ビットのスタートアドレスＳ
Ａは、当該音色に対応した波形のサンプルデータの先頭
のデータが記憶された記憶エリアを指定するものであ
り、パラメータＲＯＭ６における絶対アドレスによって
表現されている。次いで相対アドレスが「２」である記
憶エリアの上位８ビットのエリアにはループスタートア
ドレスＬＳの上位８ビットのデータＬＳＨが記憶されて
おり、下位８ビットのエリアにはループスタートアドレ
スＬＳの下位８ビットのデータＬＳＬが記憶されてい
る。これらのデータＬＳＨおよびＬＳＬからなる１６ビ
ットのループスタートアドレスＬＳは、当該音色に対応
した波形のサンプルデータのうちループ再生を行う区間
の開始点を指定するアドレスであり、スタートアドレス
ＳＡ＝ＳＡＨ＋ＳＡＭ＋ＳＡＬに対する相対アドレスと
して表現されている。次いで相対アドレスが「３」であ
る記憶エリアの上位８ビットのエリアにはループエンド
アドレスの上位８ビットのデータＬＥＨが記憶されてお
り、下位８ビットのエリアにはループエンドアドレスの
下位８ビットのデータＬＥＬが記憶されている。これら
のデータＬＥＨおよびＬＥＬからなる１６ビットのルー
プエンドアドレスＬＥは、当該音色に対応した波形のサ
ンプルデータのうちループ再生を行う区間の終了点を指
定するアドレスであり、このループエンドアドレスＬＥ
もループスタートアドレスと同様、スタートアドレスＳ
Ａ＝ＳＡＨ＋ＳＡＭ＋ＳＡＬに対する相対アドレスとし
て表現されている。これらのスタートアドレスＳＡ、ル
ープスタートアドレスＬＳおよびループエンドアドレス
ＬＥの関係を図４に示す。楽音形成の指示が与えられた
場合、まず、パラメータＲＯＭ６においてスタートアド
レスＳＡによって絶対アドレスが指定される記憶エリア
から順にサンプルデータが読み出される。そして、スタ
ートアドレスＳＡに対する相対アドレスがＬＥである記
憶エリアからサンプルデータが読み出された後は、相対
アドレスがＬＳである記憶エリアから相対アドレスがＬ
Ｅである記憶エリアに至るまでの区間のサンプルデータ
が繰り返し読み出される。

【００１１】音色データエリアにおける相対アドレスが
「４」である記憶エリアの上位８ビットのエリアには各
種変調制御データＭＳ、ＡＭＤおよびＰＭＤが記憶され
ている。次いで相対アドレスが「４」である記憶エリア
の下位８ビットのエリアおよび相対アドレスが「５」で
ある記憶エリアの上位１２ビットのエリアには当該音色
に対応した楽音波形のエンベロープを制御するためのデ
ータが記憶されている。まず、相対アドレスが「４」で
ある記憶エリアの下位８ビットのエリアには、形成すべ
き楽音波形のアタック部Ａにおけるエンベロープの時間
的変化を決定するアタックレートＡＲと、第１ディケイ
部Ｄ１におけるエンベロープの時間的変化を決定する第
１ディケイレートＤ１Ｒとが記憶されている。次いで相
対アドレスが「５」である記憶エリアの上位１２ビット
のエリアには、形成すべき楽音波形の第２ディケイ部Ｄ
２におけるエンベロープの時間的変化を決定する第２デ
ィケイレートＤ２Ｒ、リリース部Ｒにおけるエンベロー
プの時間的変化を決定するリリースレートＲＲ、第１デ
ィケイ部から第２ディケイ部へと切り換わるエンベロー
プのレベルを指定する基準レベルＤＬが記憶されている
（以上、図５参照）。次いで相対アドレスが「５」であ
る記憶エリアの下位４ビットのエリアにはキースケーリ
ング係数ＫＳが記憶されている。

【００１２】（４）共有ＲＡＭ７に記憶される情報 図６は共有ＲＡＭ７内に設定された各種楽音パラメータ
用記憶エリアを示すメモリマップである。共有ＲＡＭ７
は各々８ビットの記憶容量を有する記憶エリアからな
る。これらの記憶エリアのうち、絶対アドレス「０」か
ら始る一連の記憶エリアにより、第０発音チャネル〜第
１１発音チャネルの各々に対応した楽音パラメータを記
憶するための発音データエリアが構成されている。発音
チャネルデータエリアの後の一連の記憶エリアはＣＰＵ
１１によって使用される制御データが記憶されるワーク
エリアとなっている。各発音データエリアは１２個の記
憶エリアからなり、これらの各記憶エリアは相対アドレ
ス「０」〜「１１」を有する。以下、これらの１２個の
記憶エリアについて説明する。

【００１３】まず、相対アドレスが「０」である記憶エ
リアは、当該発音チャネルにおいて発音すべき楽音の音
色を指定するボイス番号Ｖｎの下位８ビットのデータＶ
ｎＬの記憶エリアとなっている。次いで相対アドレスが
「１」である記憶エリアは、上位６ビットのエリアが当
該発音チャネルにおいて発音すべき楽音の音高を指定す
るＦ番号Ｆｎの下位６ビットのデータＦｎＬの記憶エリ
アとなっており、下位２ビットのエリアがボイス番号Ｖ
ｎの上位２ビットのデータＶｎＨの記憶エリアとなって
いる。次いで相対アドレスが「２」である記憶エリア
は、上位４ビットのエリアが発音すべき楽音のオクター
ブ値を指定するオクターブデータＯｃｔの記憶エリアと
なっており、下位４ビットのエリアがＦ番号Ｆｎの上位
４ビットのデータの記憶エリアとなっている。次に相対
アドレスが「３」である記憶エリアは、上位２ビットの
エリアが発音指示のためのノートオンフラグＮＯＮの記
憶エリア、それに続く２ビットのエリアがサスティンペ
ダル（図示せず）の踏込み量を表わすサスティンデータ
ＳＵＳの記憶エリア、残りの下位４ビットのエリアが音
像位置データＰＡＮの記憶エリアとなっている。

【００１４】以上説明した各記憶エリアに記憶されるデ
ータＶｎＬ、ＦｎＬ、ＶｎＨ、Ｏｃｔ、ＦｎＨ、ＮＯ
Ｎ、ＳＵＳおよびＰＡＮは、ＣＰＵ１１によって出力さ
れ、各々対応するエリアに書き込まれる。すなわち、鍵
盤１におけるいずれかの鍵が押されると、ＣＰＵ１１に
より、その押鍵イベントおよび音色操作子（図示略）等
の操作子の操作状態に基づいてデータＶｎＬ、ＦｎＬ、
ＶｎＨ、Ｏｃｔ、ＦｎＨ、ＳＵＳおよびＰＡＮが決定さ
れると共に押鍵イベントに対応した発音を行う発音チャ
ネルが決定され、その発音チャネルに対応した発音デー
タエリアに上記データが書き込まれる。また、その際に
ノートオンフラグＮＯＮとして“１”が書き込まれる。
押鍵中の鍵が離されると、ＣＰＵ１１により、その鍵に
対応した発音を行っている発音チャネルが判定され、そ
の発音チャネルに対応した発音チャネルデータエリアに
ノートオンフラグＮＯＮとして“０”が書き込まれる。
次に相対アドレスが「４」である記憶エリアはトータル
レベルデータＴＬの記憶エリアとなっている。次いで相
対アドレスが「５」である記憶エリアは、上位４ビット
のエリアがアタックレートＡＲの記憶エリア、下位４ビ
ットのエリアが第１ディケイレートＤ１Ｒの記憶エリア
となっている。次に相対アドレスが「６」である記憶エ
リアは、上位４ビットのエリアが第２ディケイレートＤ
２Ｒの記憶エリア、下位４ビットのエリアがリリースレ
ートＲＲの記憶エリアとなっている。次に相対アドレス
が「７」である記憶エリアは、上位４ビットのエリアが
基準レベルＤＬの記憶エリア、下位４ビットのエリアが
キースケーリング係数ＫＳの記憶エリアとなっている。
次に相対アドレスが「８」である記憶エリアは変調制御
データＭＳ、ＡＭＤおよびＰＭＤの記憶エリアとなって
いる。次いで相対アドレスが「９」である記憶エリア
は、上位４ビットのエリアが未使用エリアであり、下位
４ビットのエリアがシフトデータＬＳの記憶エリアとな
っている。

【００１５】以上説明した記憶エリアに各記憶されるデ
ータＴＬ、ＡＲ、Ｄ１Ｒ、Ｄ２Ｒ、ＲＲ、ＤＬ、ＫＳ、
ＭＳ、ＡＭＤ、ＰＭＤおよびＬＳは、音源部５によって
出力され、各々対応するエリアに書き込まれる。すなわ
ち、上記のように押鍵イベントの発生に伴い、発音デー
タエリアの１つにＣＰＵ１１によってボイス番号Ｖｎが
書き込まれると、音源部５により、パラメータＲＯＭ６
からそのボイス番号に対応した音色データＴＬ、ＡＲ、
Ｄ１Ｒ、Ｄ２Ｒ、ＲＲ、ＤＬ、ＫＳ、ＭＳ、ＡＭＤ、Ｐ
ＭＤおよびＬＳが読み出され、当該発音データエリア内
の各々対応するエリアに書き込まれる。また、離鍵イベ
ントの発生に伴い、発音チャネルデータエリアにノート
オンフラグＮＯＮとして“０”が書き込まれると、音源
部５により、当該発音データエリアに大きな値のリリー
スレートＲＲが書き込まれる。次に相対アドレスが「１
０」である記憶エリアは、現エンベロープデータＥＧＤ
の上位８ビットのデータＥＧＨの記憶エリアとなってい
る。次いで相対アドレスが「１１」である記憶エリア
は、現エンベロープデータＥＧＤの下位２ビットのデー
タＥＧＬの記憶エリア、それに続く２ビットのエリアが
現ステートデータＥＧＳの記憶エリア、残った下位４ビ
ットのエリアが未使用エリアである。ここで、現エンベ
ロープデータＥＧＤは音源部５において現在発生中のエ
ンベロープの値を示すデータであり、現ステートデータ
ＥＧＳは現在発生中のエンベロープのステートを示すデ
ータである。これらのデータは音源部５によって共用Ｒ
ＡＭ７に書き込まれる。

【００１６】（５）音源部５の構成 音源部５は、図１に示すように、左右のチャネルの楽音
信号を形成する楽音生成部５１、ノートオンパルス発生
部５２、音源アドレス発生部５３およびこれらの各要素
を相互に接続する音源データバスＧＥＢからなる。楽音
生成部５１は、各発音チャネル毎に以下説明する処理
〜を実行し、各発音チャネルに対応した左右のチャネ
ルの楽音信号ＬＯＵＴおよびＲＯＵＴを形成する。 書込検出部９によってロード信号ＬＯＡＤが“１”と
された場合に、共有ＲＡＭ７におけるその時点の発音チ
ャネル（すなわち、発音指示のなされた発音チャネル）
に対応した発音データエリアからボイス番号Ｖｎを読み
出す。 パラメータＲＯＭ６における処理において読み出し
たボイス番号Ｖｎに対応した音色データエリアから音色
データを読み出し、共有ＲＡＭ７における上記発音指示
のなされた発音チャネルに対応する発音データエリアに
書き込む。また、上記音色データの読出および書込の
際、ロード番号ＬＮを出力する。このロード番号ＬＮ
は、ロード信号ＬＯＡＤが“１”となった時点から６サ
ンプリング周期を要して「０」〜「５」まで順次切り換
えられ、パラメータＲＯＭ６から音色データを読み出す
ための相対アドレスとして使用されると共にパラメータ
ＲＯＭ６から読み出した音色データを発音データエリア
に書き込む際の相対アドレスの演算に使用される。な
お、ロード番号ＬＮは楽音生成部５１内のアドレス発生
部５０２（後述）が発生する。 共有ＲＡＭ７の発音データエリアをエンベロープの値
の記憶手段として使用し発音すべき楽音のエンベロープ
の値を逐次演算する。 上記処理と並行し、パラメータＲＯＭ６からボイス
番号Ｖｎに対応した波形サンプルデータを順次読み出す
と共にボイス番号Ｖｎに対応した音色データに従って波
形サンプルデータに加工を施し、楽音信号ＬＯＵＴおよ
びＲＯＵＴを形成する。 なお、以下では上記処理およびが行われる動作モー
ドをロードモード、上記処理およびが行われるモー
ドを発音モードと呼ぶ。

【００１７】ノートオンパルス発生部５２は共有ＲＡＭ
７における各発音チャネルのノートオンフラグＮＯＮを
監視し、ある発音チャネルのノートオンフラグＮＯＮの
値が“１”となった場合に、その発音チャネルに対応し
たタイミングで楽音生成部５１にノートオン信号ＮＯＮ
Ｓを楽音生成部５１へ送る。

【００１８】音源アドレス発生部５３は各発音チャネル
の各タイムスロットにおいて下記のアドレスＡＤＲ_Gを
ＲＡＭ接続制御部８へ送る。ただし、下記においてｉは
現時点における発音チャネルの番号である。また、タイ
ムスロットＴ₃、Ｔ₈、Ｔ₁₁およびＴ₁₄において発生され
るアドレスは書込アドレスであり、その他のタイムスロ
ットにおいて発生されるアドレスは読出アドレスであ
る。また、ＡｘおよびＡｙは前述したロード番号ＬＮに
応じて決定される相対アドレスであり、ＬＮ＝０の場合
はＡｘ＝９、ＬＮ＝４の場合はＡｘ＝８、Ａｙ＝５、Ｌ
Ｎ＝５の場合はＡｘ＝６、Ａｙ＝７とされる。 ｛各タイムスロットにおける音源用アドレスＡＤＲ_G｝ タイムスロットＴ₀：６（ｉ−１）＋１ タイムスロットＴ₁：６（ｉ−１）＋２ タイムスロットＴ₂：６（ｉ−４）＋３ タイムスロットＴ₃：６（ｉ−３）＋Ａｘ タイムスロットＴ₄：６（ｉ−３）＋４ タイムスロットＴ₅：６（ｉ−３）＋５ タイムスロットＴ₆：６（ｉ−３）＋６ タイムスロットＴ₇：６（ｉ−３）＋７ タイムスロットＴ₈：６（ｉ−３）＋Ａｙ タイムスロットＴ₉：６ｉ＋８ タイムスロットＴ₁₀：６（ｉ−３）＋９ タイムスロットＴ₁₁：６（ｉ−４）＋１０ タイムスロットＴ₁₂：６（ｉ−３）＋１０ タイムスロットＴ₁₃：６（ｉ−３）＋１１ タイムスロットＴ₁₄：６（ｉ−４）＋１１ タイムスロットＴ₁₅：６ｉ ただし、上記の各アドレスを示す式において、第１項６
（ｉ−ｋ）が負の数になる場合には第１項の演算式とし
て６（ｉ−ｋ）の代りに６（ｉ−ｋ＋１２）が用いられ
る。上記式における第１項は目的とするデータが属する
発音データエリアの先頭アドレスを示しており、第２項
はその先頭アドレスに対する目的とするデータの相対ア
ドレスを示している。また、音源アドレス発生部５３は
共有ＲＡＭ７に対するアクセスを行うのに必要な第１お
よび第２の書込制御信号ＧＷおよびＧＷａを発生し、Ｒ
ＡＭ接続制御部８へ供給する。なお、これらの書込制御
信号については後述する。音源データバスＧＥＢは第０
〜第７ビット線によって構成されている。

【００１９】楽音生成部５１の構成 次に図７を参照し、楽音生成部５１の構成を説明する。
ラッチ７０１〜７１７は各々音源データバスＧＥＢにお
ける所定のビット線に出力されるデータを所定のタイム
スロットにおいてラッチする。図７において各ラッチ７
０１〜７１７を示す枠内にはＴｉ（ｉ＝０〜１５）のい
ずれかの符号が記されているが、これらの符号は各ラッ
チが音源データバスＧＥＢからデータを取り込むタイム
スロットを示している。アドレスレジスタ部５０１はス
タートアドレスＳＡを記憶するための２４ビットの記憶
エリア、ループスタートアドレスＬＳを記憶するための
１６ビットの記憶エリアおよびループエンドアドレスＬ
Ｅを記憶するための１６ビットの記憶エリアを有する。

【００２０】ラッチ７０４〜７０６は各々８ビットの容
量を有する。ラッチ７０４はタイムスロットＴ₀におい
て共有ＲＡＭ７から読み出されて音源データバスＧＥＢ
に出力されるボイス番号の下位ビットデータＶｎＬをラ
ッチする。また、ラッチ７０５はタイムスロットＴ₁に
おいて音源データバスＧＥＢに出力されるボイス番号の
上位ビットデータＶｎＨ（第０および第２ビット）およ
びＦ番号の下位ビットデータＦｎＬ（第２〜第７ビッ
ト）をラッチする。また、ラッチ７０６はタイムスロッ
トＴ₂において音源データバスＧＥＢに出力されるＦ番
号の上位ビットデータ（第０〜第３ビット）およびオク
ターブデータＯｃｔ（第４〜第７ビット）をラッチす
る。なお、これらのデータが共有ＲＡＭ７から読み出さ
れて音源データバスＧＥＢに出力される動作については
後述する。

【００２１】アドレス発生部５０２はパラメータＲＯＭ
６に対応する読出アドレスを発生する。ここで、アドレ
ス発生部５０２が行うアドレスの発生の態様は以下説明
するようにロードモード時と発音モード時とで異なる。
ロードモード（ＬＯＡＤ＝“１”）時において、アドレ
ス発生部５０２はロード番号ＬＮを発生すると共にロー
ド番号ＬＮによって決定されるアドレスを発生する。こ
こで、アドレス発生部５０２は各発音チャネル毎に前述
のロード番号ＬＮをカウントするカウンタを有してい
る。ある発音チャネルＣＨｉにおいてロード信号ＬＯＡ
Ｄが“１”となると、発音チャネルＣＨｉに対応したカ
ウンタに対し、ロード番号ＬＮの初期値として「０」が
セットされる。以後、サンプリング周期が切り換わり、
再び発音チャネルＣＨｉとなる毎にロード番号ＬＮがイ
ンクリメントされる。ロード番号ＬＮは上述した音源ア
ドレス発生部５３（図１）に送られると共にアドレスレ
ジスタ部５０１に送られる。アドレスレジスタ部５０１
において、このロード番号ＬＮはパラメータＲＯＭ６か
ら読み出されるスタートアドレス、ループスタートアド
レスおよびループエンドアドレスの書込制御を行うため
の制御信号として使用される。すなわち、ロード番号Ｌ
Ｎが「０」の場合には、上位８ビットデータとしてレベ
ルシフトデータＬＳが、下位８ビットデータとしてスタ
ートアドレスの上位８ビットがパラメータＲＯＭ６から
読み出される。従って、この場合、アドレスレジスタ部
５０１内の各記憶エリアのうちスタートアドレスの上位
８ビットに対応した記憶エリアにＲＯＭ用データバスＤ
ＢＲＯＭの下位８ビットのビット線上のデータが書き込
まれる。以後、ＬＮ＝「１」〜「３」の各場合におい
て、これと同様な制御が行われ、スタートアドレス、ル
ープスタートアドレスおよびループエンドアドレスがア
ドレスレジスタ部５０１の各々に対応する所定の記憶エ
リアに書き込まれる。また、ロードモード時、アドレス
発生部５０２は、ラッチ７０４および７０５にラッチさ
れたボイス番号Ｖｎおよびその時点におけるロード番号
ＬＮを用いて６Ｖｎ＋ＬＮなる演算を行い、その結果得
られるアドレスをＲＯＭ用アドレスバスＡＢＲＯＭを介
してパラメータＲＯＭ６へ送る。ロード番号ＬＮが
「５」になると、アドレス発生部５０２はロードモード
が終了したことを示すロード終了信号ＥＮＤを書込検出
部９へ送る。書込検出部９はロード終了信号ＥＮＤが入
力されることにより、ロード信号ＬＯＡＤを“０”に戻
す。

【００２２】一方、発音モード（ＬＯＡＤ＝“０”）時
において、アドレス発生部５０２は、形成すべき楽音信
号の波形値の位相を表わす位相情報を発生し、位相情報
の整数部に基づいて決定される波形アドレスＩＡをパラ
メータＲＯＭ６へ送ると共に位相情報の小数部ＦＲＡＣ
を後述する補間部５０５に送る。ここで、位相情報は、
ラッチ７０５および７０６に記憶されたＦ番号Ｆｎおよ
びオクターブデータＯｃｔ、後述の変調信号発生部５０
４が出力する周波数変調データＰＭとに基づいて決定さ
れるピッチ情報をサンプリング周期が切り換わる毎に累
算することにより求められる。また、累算によって位相
情報の整数部がアドレスレジスタ５０１に記憶されたル
ープエンドアドレスＬＥを越える場合には、その越えた
分をループスタートアドレスＬＳに加えた結果が位相情
報の整数部として設定され、上述したループ再生のため
の制御が行われる。

【００２３】転送レジスタ５０３は、パラメータＲＯＭ
６からの読出データを音源データバスＧＥＢへ順次転送
するレジスタであり、タイムスロットＴ₄において読出
データの下位８ビットのデータを転送し、タイムスロッ
トＴ₁₅において上位８ビットのデータを転送する。ラッ
チ７０１はタイムスロットＴ₁₀において共有ＲＡＭ７か
ら読み出されて音源データバスＧＥＢの第６および第７
ビット線に出力されるデータＭＳをラッチする。ラッチ
７０２はタイムスロットＴ₁₀において音源データバスＧ
ＥＢの第３〜第５ビット線に出力されるデータＡＭＤを
ラッチする。ラッチ７０３はタイムスロットＴ₁₀におい
て音源データバスＧＥＢの第３〜第５ビット線に出力さ
れるデータＰＭＤをラッチする。変調信号発生部５０４
はこれらのラッチ７０１〜７０３に保持されたデータＭ
Ｓ、ＡＭＤおよびＰＭＤに対して所定の演算処理を施
し、その結果を振幅変調信号ＡＭおよび周波数変調信号
ＰＭとして出力する。周波数変調信号ＰＭは上述したよ
うにアドレス発生部５０２における位相情報の発生に使
用される。

【００２４】補間部５０５は、発音モード時にパラメー
タＲＯＭ６からＲＯＭ用データバスＤＢＲＯＭに順次出
力される所定個数の波形サンプルデータに対し、位相情
報の小数部ＦＲＡＣによって決定される補間係数を用い
た補間演算を施し、再生すべき楽音波形の波形値として
出力する。ラッチ７０７〜７１５は各々図示したタイム
スロットにおいて音源データバスＧＥＢにおける所定の
ビット線に出力されるデータをラッチする。エンベロー
プ発生部６００はラッチ７０７〜７１５にラッチされる
現エンベロープデータＥＧＤ、現ステートデータＥＧ
Ｓ、トータルレベルデータＴＬ、アタックレートＡＲ、
第１ディケイレートＤ１Ｒ、第２ディケイレートＤ２
Ｒ、リリースレートＲＲ、基準レベルデータＤＬおよび
キースケーリング係数ＫＳに基づいて次のサンプリング
周期におけるエンベロープのステートおよび値を演算
し、各演算結果を次ステートデータＮＸＴＳおよび次エ
ンベロープデータＮＸＴＤとして出力する。ゲート７２
１はエンベロープ発生部６００が出力する次ステートデ
ータＮＸＴＳをタイムスロットＴ₁₂において音源データ
バスＧＥＢへ出力する。また、ゲート７２２はエンベロ
ープ発生部６００が出力する次エンベロープデータＮＸ
ＴＤをタイムスロットＴ₉において音源データバスＧＥ
Ｂへ出力する。なお、エンベロープ発生部６００の詳細
な構成については後述する。

【００２５】乗算部５０６は補間部５０５が出力する波
形値に対し、エンベロープ発生部６００が出力するエン
ベロープ波形値（後述）および前述した振幅変調データ
ＡＭＤを乗算する。ラッチ７１６はタイムスロットＴ₁₁
において共有ＲＡＭ７から読み出されて音源データバス
ＧＥＢの第０〜第３ビット線に出力されるシフトデータ
ＬＳをラッチする。ラッチ７１７はタイムスロットＴ₃
において音源データバスＧＥＢの第０〜第３ビット線に
出力される音像位置データＰＡＮをラッチする。シフト
部５０７は乗算器５０６から出力される信号のレベルを
ラッチ７１６にラッチされたシフトデータＬＳに従って
シフトする。ＰＡＮ制御部５０８はシフト部５０７の出
力信号をラッチ７１７に保持された音像位置データＰＡ
Ｎによって決定される比率で分配して出力する。累算部
５０９はＰＡＮ制御部５０８からの出力信号を全発音チ
ャネルについて累算し、累算結果を左右のチャネルに対
応した楽音信号として出力する。Ｄ／Ａ（デジタル／ア
ナログ）変換器５１０は累算器５０９が出力する楽音信
号をアナログ信号に変換し、左右のチャネルに対応した
楽音信号ＬＯＵＴおよびＲＯＵＴとしてサウンドチャネ
ル１０Ｌおよび１０Ｒ（図１）へ供給する。

【００２６】エンベロープ発生部６００の構成 図８はエンベロープ発生部６００の構成を示すブロック
図である。セレクタ６０１および６０２は共にセレクト
信号Ｓとして現ステートデータＥＧＳが供給され、この
現ステートデータＥＧＳによって指定される入力端子の
入力信号を選択して出力する。すなわち、セレクタ６０
１はアタック部Ａに対応した現ステートデータＥＧＳが
入力された場合には所定の値ｍａｘを選択して出力し、
第１ディケイ部Ｄ１に対応した現ステートデータＥＧＳ
が入力された場合には基準レベルデータＤＬを選択して
出力し、第２ディケイ部Ｄ２あるいはリリース部Ｒに対
応した現ステートデータＥＧＳが入力された場合には所
定の値ｍｉｎを選択して出力する。ここで、値ｍａｘお
よびｍｉｎは各々エンベロープ波形の波形値の最大値お
よび最小値を指定する定数である。また、セレクタ６０
２はアタック部Ａに対応した現ステートデータＥＧＳが
入力された場合にはアタックレートＡＲを選択して出力
し、第１ディケイ部Ｄ１に対応した現ステートデータＥ
ＧＳが入力された場合には第１ディケイレートＤ１Ｒを
選択して出力し、第２ディケイ部Ｄ２に対応した現ステ
ートデータＥＧＳが入力された場合には第２ディケイレ
ートＤ２Ｒを選択して出力し、リリース部Ｒに対応した
現ステートデータＥＧＳが入力された場合にはリリース
レートＲＲを選択して出力する。

【００２７】比較器６０３はセレクタ６０１の出力信号
と現エンベロープデータＥＧＤとの比較を行い、比較結
果を検出信号ＯＶとして出力する。ここで、比較器６０
３における検出信号ＯＶの出力の制御は現ステートデー
タＥＧＳに基づいて行われる。すなわち、比較器６０３
は、現ステートデータＥＧＳが示すステートがアタック
部Ａである場合は現エンベロープデータＥＧＤがセレク
タ６０１の出力信号の値以上になった場合に検出信号Ｏ
Ｖを出力し、現ステートデータＥＧＳが示すステートが
第１ディケイ部Ｄ１、第２ディケイ部Ｄ２あるいはリリ
ース部Ｒである場合は現エンベロープデータＥＧＤがセ
レクタ６０１の出力信号の値以下になった場合に検出信
号ＯＶを出力する。新ステート発生部６０４は、ノート
オン信号ＮＯＮＳ、サスティンデータＳＵＳおよび検出
信号ＯＶに基づいて次のサンプリング周期におけるステ
ートを示す次ステートデータＮＸＴＳを出力する。すな
わち、新ステート発生部６０４は、ノートオン信号ＮＯ
ＮＳが“１”に立ち上がった場合にアタック部Ａに対応
した次ステートデータＮＸＴＳを出力し、その後、比較
器６０３から検出信号ＯＶが出力される毎に第１ディケ
イ部Ｄ１、第２ディケイ部Ｄ２の各々に対応した次ステ
ートデータＮＸＴＳを順次出力する。また、新ステート
発生部６０４はノートオン信号ＮＯＮＳが“０”に立ち
下がった場合にリリース部Ｒに対応した次ステートデー
タＮＸＴＳを出力する。ただし、サスティンペダルが踏
込まれたことを示すサスティンデータＳＵＳが与えられ
た場合には新ステート発生部６０４によるリリース部Ｒ
に対応した次ステートデータＮＸＴＳの出力は禁止さ
れ、第２ディケイ部がエンベロープの最終ステートとさ
れる。エンベロープ変化量発生部６０５はセレクタ６０
２の出力信号に対してキースケーリング係数ＫＳを加
え、その加算結果を所定の変換式に従ってエンベロープ
の変化量を指定する変化量データに変換する。加算器６
０６は現エンベロープデータＥＧＤに対し変化量データ
を加算し、加算結果を次エンベロープデータＮＸＴＤと
して出力する。加算器６０７は現エンベロープデータＥ
ＧＤに対しトータルレベルデータＴＬを加算し、加算結
果を前述のエンベロープ波形値として乗算器５０６に供
給する。

【００２８】（６）ＲＡＭ接続部８の構成 図９にＲＡＭ接続制御部８の詳細な構成を示す。図９に
おいて、アドレスデコーダ８０１はＣＰＵバスＣＰＵＢ
のアドレスバスＡＢ_Pに出力されるアドレスをデコード
する回路であり、アドレスＰＡＤＲの内容が共用ＲＡＭ
７に対応したアドレスである場合に読出選択信号ＲＳＥ
Ｌを出力する。セレクタ８０２〜８０４は、各々共通の
セレクト信号ＳＥＬＣＰＵが与えられる。ここで、セレ
クト信号ＳＥＬＣＰＵはタイミング信号発生部１００が
出力する信号であり、図１０に示すように各タイムスロ
ットの前半周期の期間は“０”、後半周期の期間は
“１”となる。各セレクタ８０２〜８０４は、セレクト
信号ＳＥＬＣＰＵが“０“の場合には入力端Ａの入力信
号を選択し、“１”の場合には入力端Ｂの入力信号を選
択して出力する。

【００２９】セレクタ８０２の入力端Ａには、音源部５
の音源アドレス発生部５３が出力する第１の書込制御信
号ＧＷをインバータ８０５によって反転した信号が入力
される。ここで、第１の書込制御信号ＧＷは、図１０に
示すように第３、第８、第１１および第１４の各タイム
スロットにおいて“１”となる。また、セレクタ８０２
の入力端ＢはＣＰＵバスＣＰＵＢのリードライト線Ｒ／
Ｗ_Pに接続されている。セレクタ８０２の出力信号は、
ＲＡＭバスＲＢＵＳのリードライト線Ｒ／Ｗ_Rに出力さ
れると共にインバータ８０６へ入力される。セレクタ８
０３は入力端Ａには音源アドレス発生部５３が出力する
音源用アドレスＡＤＲ_Gが入力される。また、セレクタ
８０３の入力端ＢにはアドレスバスＡＢ_Pを介しＣＰＵ
１１からのアドレスが入力される。セレクタ８０３の出
力信号はＲＡＭバスＲＢＵＳにおけるアドレスバスＡＢ
_Rに出力される。セレクタ８０４の入力端Ａには８ビッ
トのラッチ８０７の出力信号が入力される。このラッチ
８０７はデータ入力端が音源データバスＧＥＢに接続さ
れている。また、ラッチ８０７のロード端子には音源ア
ドレス発生部５３が出力する第２の書込制御信号ＧＷａ
が入力され、クロック端子にはタイミング信号発生部１
００が出力するクロックφが入力される。図１０に示す
ように、クロックφはタイムスロットの切り換わりに同
期して立ち下がり、第２の書込制御信号ＧＷａは第４、
第９、第１２および第１５の各タイムスロットにおいて
“１”、他のタイムスロットにおいては“０”となる。
音源部５においてデータバスＤＢ_Gに出力されるデータ
は、第４、第９、第１２および第１５の各タイムスロッ
トにおけるクロックφの立ち上がり時にラッチ８０７に
取り込まれる。一方、セレクタ８０４の入力端ＢはＣＰ
ＵバスＣＰＵＢにおけるデータバスＤＢ_Pに接続されて
いる。セレクタ８０４の出力信号はゲート８０８のデー
タ入力端に入力される。ゲート８０８のイネーブル端子
にはセレクタ８０２の出力信号をインバータ８０６によ
って反転した信号が入力される。インバータ８０６の出
力信号が“１”である場合、セレクタ８０４の出力信号
がゲート８０８によってＲＡＭバスＲＢＵＳのデータバ
スＤＢ_Rに出力される。これに対し、インバータ８０６
の出力信号が“０”である場合には、ゲート８０８は出
力ディゼーブル状態（出力インピーダンスが極めて高い
状態）になる。

【００３０】バッファ８０９は、ＲＡＭバスＲＢＵＳの
データバスＤＢ_Rに出力される信号をゲート８１０のデ
ータ入力端およびラッチ８１１のデータ入力端へ供給す
る。ここで、ゲート８１０のイネーブル端子にはＡＮＤ
ゲート８１２の出力信号が入力される。このＡＮＤゲー
ト８１２にはＣＰＵバスＣＰＵＢのリードライト線Ｒ／
Ｗ_Pに出力されるリードライト信号とアドレスデコーダ
８０１が出力する読出選択信号ＲＳＥＬとが入力され
る。ゲート８１０の出力端は前述したセレクタ８０４の
入力端Ｂと共にＣＰＵバスＣＰＵＢのデータバスＤＢ_P
に接続される。一方、ラッチ８１１は、クロック端子に
クロックφが入力され、ロード端子にＮＯＲゲート８１
３の出力信号Ｌ８１３が入力される。ＮＯＲゲート８１
３には第１の書込制御信号ＧＷとクロックφａが入力さ
れる。ここで、クロックφａはタイミング信号発生部１
００が出力するタイミング信号であり、図１０に示すよ
うに各タイムスロットの切り換わりタイミングの前後所
定時間に亙る期間は“１”となり、クロックφの立ち上
がりタイミングの前後所定時間に亙る期間は“０”とな
る。このような入力信号が与えられることにより、ＮＯ
Ｒゲート８１３の出力信号Ｌ８１３は、図１０に示すよ
うに第０〜第２、第４〜第７、第９、第１０、第１２、
第１３および第１５の各タイムスロットにおいて“１”
となり、これらの各タイムスロットにおいてバッファ８
０９の出力信号がラッチ８１１に取り込まれる。ラッチ
８１１の出力信号はゲート８１４のデータ入力端に入力
される。このゲート８１４のイネーブル端子には第２の
書込制御信号ＧＷａをインバータ８１５によって反転し
た信号が入力される。ゲート８１４の出力端は前述した
ラッチ８０７のデータ入力端と共に音源データバスＧＥ
Ｂに接続されている。

【００３１】＜実施例の動作＞この電子楽器の電源が投
入されると、ＣＰＵ１１は図１１にフローを示すメイン
ルーチンを開始する。まず、ステップＳ１に進み、初期
設定処理を行い、共有ＲＡＭ７内の各記憶エリアに初期
値を書き込む。次にステップＳ２に進み、鍵盤２に対し
てなされる押鍵操作あるいは離鍵操作に対応した鍵処理
を行う。すなわち、鍵盤１におけるいずれかの鍵が押鍵
されると、そのキーオンイベントがＣＰＵ１１によって
検出される。この結果、ＣＰＵ１１は鍵処理として図１
２にフローを示すキーオンイベント処理ルーチンを実行
する。また、鍵盤２におけるいずれかの鍵が離鍵される
と、そのキーオフイベントがＣＰＵ１１によって検出さ
れる。この結果、ＣＰＵ１１は鍵処理としてキーオフイ
ベント処理ルーチン（フローの図示は省略）を実行す
る。次にステップＳ３に進み、パネルスイッチ群３に対
してなされる操作に対応したパネルスイッチ処理を行
う。そして、ステップＳ３が終了すると、ステップＳ２
に戻る。以後、ＣＰＵ１１はステップＳ２およびＳ３の
各処理を繰り返す。

【００３２】一方、一定時間が経過する毎にタイマ１２
からＣＰＵ１１へタイマ割込み信号が出力される。ＣＰ
Ｕ１１はタイマ割込み信号が供給されることにより、現
在実行中の処理を中断し、図１３にフローを示すタイマ
インタラプトルーチンを実行する。まず、ステップＳ２
０１に進み、制御変数ｉを「０」に設定する処理を行
う。すなわち、ＣＰＵ１１は、制御変数ｉに対応したア
ドレスをアドレスバスＡＢ_Pに出力すると共にデータ
「０」をデータバスＤＢ_Pに出力し、さらにリードライ
ト線Ｒ／Ｗ_Pにリードライト信号として“０”を出力す
る。この結果、その時点におけるタイムスロットの後半
反周期において共有ＲＡＭ７内のワークエリアの制御変
数ｉに対応した記憶エリアに「０」が書き込まれる。次
いでステップＳ２０２に進み、制御変数ｉによって指定
される発音チャネル別エコーフラグＴＯＮ（ｉ）の内容
が“０”であるか否かを判断する。さらに詳述すると、
ＣＰＵ１１は発音チャネル別エコーフラグＴＯＮ（ｉ）
に対応したアドレスをアドレスバスＡＢ_Pに出力すると
共にリードライト線Ｒ／Ｗ_Pにリードライト信号として
“１”を出力する。この結果、その時点におけるタイム
スロットの後半反周期において共有ＲＡＭ７内のワーク
エリアから発音チャネル別エコーフラグＴＯＮ（ｉ）の
内容が読み出される。ここで、発音チャネル別エコーフ
ラグＴＯＮ（ｉ）は当該発音チャネルｉにおいてエコー
音の発音を行うか否かを示すフラグであり、エコー音を
発音する場合は“１”が書き込まれ、発音しない場合は
“０”が書き込まれる。なお、この書込処理については
後述する。そして、ＣＰＵ１１は、このようにして共有
ＲＡＭ７から読み出された発音チャネル別エコーフラグ
の内容が“０”であるか否かを判断する。ステップＳ２
０２の判断結果が「ＮＯ」である場合はステップＳ２０
２以降の処理へと進む。また、ステップＳ２０２の判断
結果が「ＹＥＳ」である場合にはステップＳ２１０へ進
み、共有ＲＡＭ７に記憶された制御変数ｉを読み出し、
読み出した制御変数ｉの値がこの電子楽器の発音チャネ
ルの数「１１」より小さいか否かを判断する。この判断
結果が「ＹＥＳ」である場合はステップＳ２１１に進
み、ステップＳ２１０において読み出した制御変数ｉに
「１」を加算し、加算結果を共有ＲＡＭ７の制御変数ｉ
に対応した記憶エリアに書き込み、ステップＳ２０２に
戻る。以後、制御変数ｉが「１」〜「１１」についてス
テップＳ２０２の判断を行う。ステップＳ２１０に進ん
だ時にその判断結果が「ＮＯ」となった場合、すなわ
ち、すべての発音チャネルＣＨｉ（ｉ＝０〜１１）につ
いて上述した処理を終えた場合にはタイマインタラプト
ルーチンを終了し中断していた処理を再開する。

【００３３】演奏者がパネル面に配備された操作子を操
作して鍵盤２の上鍵に対応したボイス番号を入力する
と、メインルーチンのステップＳ３において、共有ＲＡ
Ｍ７の上鍵用ボイス番号Ｖ１に対応した記憶エリアに入
力ボイス番号が書き込まれる。また、下鍵に対応したボ
イス番号が入力された場合には共有ＲＡＭ７の下鍵用ボ
イス番号Ｖ２に対応した記憶エリアに入力ボイス番号が
書き込まれる。また、パネル面に設けられたエコースイ
ッチが操作され、エコースイッチがオン状態となった場
合には共有ＲＡＭ７にエコーフラグＥＣＨＯとして
“１”が書き込まれ、エコースイッチがオフ状態となっ
た場合にはエコーフラグＥＣＨＯとして“０”が書き込
まれる。

【００３４】演奏者が鍵盤２におけるいずれかの鍵を押
下すると、メインルーチンのステップＳ２における鍵処
理としてキーオンイベント処理ルーチンが実行される。
まず、ステップＳ１０１に進み、検出したキーオンイベ
ントに基づき、押下された鍵のキーコードおよび鍵が押
下された時の速度をキーコードデータＫＣＤおよびタッ
チデータＴＤとして共有ＲＡＭ７に書き込む。次にステ
ップＳ１０２に進み、共有ＲＡＭ７の各発音データエリ
アから各発音チャネルＣＨｉ（ｉ＝０〜１１）に対応し
た現エンベロープデータＥＧＤ（＝ＥＧＨ＋ＥＧＬ）を
順次読み出し、現エンベロープデータＥＧＤの値が最低
である発音チャネルの番号ｉを発音割り当てチャネルデ
ータＡＳとして共有ＲＡＭ７に書き込む。次にステップ
Ｓ１０３に進み、ステップＳ１０１において共有ＲＡＭ
７に書き込んだキーコードデータＫＣＤが上鍵と下鍵と
の境界に相当するキースプリットポイントデータＫＳＰ
よりも大きいか否かを判断する。この判断結果が「ＹＥ
Ｓ」である場合は共有ＲＡＭ７に記憶された上鍵用ボイ
ス番号Ｖ１を発音すべき楽音のボイス番号Ｖｎとして読
み出し（ステップＳ１０４）、「ＮＯ」である場合は共
有ＲＡＭ７に記憶された下鍵用ボイス番号Ｖ２を発音す
べき楽音のボイス番号Ｖｎとして読み出す（ステップＳ
１０５）。

【００３５】次にステップＳ１０６に進み、キーコード
データＫＣＤに基づいてオクターブデータＯｃｔおよび
Ｆ番号Ｆｎを演算すると共にキーコードデータＫＣＤに
基づいて音像位置データＰＡＮを演算し、さらにタッチ
データＴＤに基づいてトータルレベルデータＴＬを演算
する。ここで、キーコードデータＫＣＤが低音の鍵のキ
ーコードである場合は音像を左側に定位させる音像位置
データＰＡＮが演算によって得られ、キーコードデータ
ＫＣＤが高音の鍵のキーコードである場合は音像を右側
に定位させる音像位置データＰＡＮが得られる。また、
タッチデータＴＤが大きい程、演算によって得られるト
ータルレベルデータＴＬの値は大きな値となる。そし
て、共有ＲＡＭ７における発音チャネルＡＳに対応した
発音データエリアにオクターブデータＯｃｔ、Ｆ番号Ｆ
ｎ（＝ＦｎＨ＋ＦｎＬ）、ボイス番号Ｖｎ（＝ＶｎＨ＋
ＶｎＬ）、トータルレベルデータＴＬおよび音像位置デ
ータＰＡＮを書き込む。また、発音チャネルＡＳに対応
した発音データエリアにノートオンフラグＮＯＮとして
“１”を書き込む。この結果、音源部５において発音チ
ャネルＡＳに対応した楽音形成処理が開始される。な
お、この楽音形成処理については後述する。

【００３６】ステップＳ１０６の処理が終了すると、ス
テップＳ１０７に進み、共有ＲＡＭ７のワークエリアか
らエコーフラグＥＣＨＯを読み出し、エコーフラグＥＣ
ＨＯが“１”であるか否かを判断する。この判断結果が
「ＹＥＳ」である場合はステップＳ１０８に進み、発音
割り当てチャネルデータＡＳを共有ＲＡＭ７から読み出
し、共有ＲＡＭ７内のワークエリアに発音チャネルＡＳ
に対応した発音チャネル別タイムカウントデータＣＮＴ
（ＡＳ）として所定値ＷＴを書き込む。また、共有ＲＡ
Ｍ７内のワークエリアに発音チャネルＡＳに対応した発
音チャネル別エコーフラグＴＯＮ（ＡＳ）として“１”
を書き込む。そして、メインルーチンに戻る。一方、ス
テップＳ１０７の判断結果が「ＮＯ」である場合は、ス
テップＳ１０９に進んで共有ＲＡＭ７内のワークエリア
に発音チャネル別エコーフラグＴＯＮ（ＡＳ）として
“０”を書き込み、メインルーチンに戻る。

【００３７】演奏者が押下していた鍵を離すと、そのキ
ーオフイベントがＣＰＵ１１によって検知される。この
結果、ＣＰＵ１１はメインルーチンのステップＳ２にお
いて鍵処理としてキーオフイベント処理ルーチン（図示
略）を実行する。すなわち、キーオフイベントにおける
キーコードに対応した発音処理を行っている発音チャネ
ルを求め、その発音チャネルに対応した共有ＲＡＭ７内
の発音データエリアにノートオンフラグＮＯＮとして
“０”を書き込む。この結果、音源部５において当該発
音チャネルに対応した消音処理（後述）が行われる。

【００３８】（２）楽音形成処理および消音処理 次に音源部５において行われる楽音形成処理について説
明する。ＣＰＵ１１がキーオンイベントルーチンのステ
ップＳ１０６を実行することによってボイス番号Ｖｎの
下位ビットデータＶｎＬが共有ＲＡＭ７の発音チャネル
ＡＳに対応した発音チャネルデータエリアに書き込まれ
ると、その書込動作が書込検出部９によって検出され
る。そして、書込検出部９により、発音チャネルＡＳに
おけるロード信号ＬＯＡＤとして“１”が出力され、音
源部５における発音チャネルＡＳにおいての動作モード
がロードモードとなる。

【００３９】ロードモード ロードモードにおいては、発音チャネルＡＳによる楽音
形成を行うための共有ＲＡＭ７に対するパラメータ設定
が行われる。すなわち、ロードモードにおいては、発音
すべき楽音のボイス番号Ｖｎに対応した音色データがパ
ラメータＲＯＭ６から順次読み出され、共有ＲＡＭ７の
発音チャネルＡＳに対応した発音データエリアに順次書
き込まれる。この発音チャネルＡＳに対応した共有ＲＡ
Ｍ７への書き込み動作は、一度に連続して行われるので
はなく、キーオンのあった時刻以後の複数数のサンプリ
ング周期の所定のタイムスロットを利用し、時間軸上に
おいて分散したタイミングで行われる。そして、発音チ
ャネルＡＳに対応した書き込み動作の行われていないタ
イムスロットは、他の発音チャネルに対応した共有ＲＡ
Ｍ７のアクセスが行われる。このように、発音チャネル
ＡＳに対応した共有ＲＡＭ７のアクセスを時間軸上にお
いて分散したタイミングで実行するようにしたため、発
音チャネルＡＳに係る制御と並行し、他の発音チャネル
のための共有ＲＡＭ７を使用した制御を行うことができ
る。後述する発音モードにおいては、共有ＲＡＭ７の発
音チャネルＡＳに対応する発音データエリアから音色デ
ータが逐次読み出され、これらの読出データに基づく楽
音形成処理が楽音生成部５１によって行われる。また、
共有ＲＡＭ７の楽音形成の途中経過に相当するデータ
（本実施例の場合、現エンベロープデータおよびステー
トデータ）が逐次更新される。ロードモード時におい
て、楽音生成部のラッチ７０１〜７１７に対し、共有Ｒ
ＡＭ７からの読出データがラッチされるが、これらのデ
ータは楽音形成には利用されない。以下、ロードモード
時における動作を詳細に説明する。図１４は楽音生成部
５１によって音源データバスＧＥＢに出力されるデー
タ、ＲＡＭ用アドレスバスＡＢ_Rを介して共用ＲＡＭ７
に与えられるアドレスおよび共用ＲＡＭ７から読み出さ
れて音源データバスＧＥＢへ出力されるデータを各タイ
ムスロットについて示したタイムチャートである。図１
４において、各タイムスロットにおいて音源データバス
ＧＥＢに与えられるデータの記載欄の下部には２Ｄ〜４
Ｄのいずれかの記号が付してある。これらの記号は当該
データが現在の発音チャネルから数えて何チャネル前の
発音チャネルにおいて使用されるものであるかを示して
いる。例えば、タイムスロットＴ₄においては、データ
Ｄｙの下に３Ｄと記載されている。これはデータＤｙが
現発音チャネルよりも３チャネル前の発音チャネルにお
いて使用されるべきデータであることを示している。同
様に、共用ＲＡＭ７に与えられるアドレスＡＤＲ_Rおよ
び共用ＲＡＭ７から音源データバスＧＥＢへ出力される
データについても、当該データが現在の発音チャネルか
ら数えて何チャネル前の発音チャネルにおいて使用され
るものであるかを示している。また、共用ＲＡＭ７に与
えられるアドレスＡＤＲ_Rは、目的とするデータの発音
データエリア内での相対アドレスが記載されている。ま
た、図１５はロードモード時における音源部５の動作を
示すタイムチャートである。以下、これらの図を参照し
ロードモード時における動作を説明する。

【００４０】ロード信号ＬＯＡＤが“１”となってロー
ドモードが開始されると、アドレス発生部５０２によ
り、発音チャネルＡＳに対応したロード番号ＬＮが
「０」とされる。発音チャネルＡＳにおいてロード番号
ＬＮが「０」であると、音源アドレス発生部５３によ
り、タイムスロットＴ₉において音源用アドレスＡＤＲ_G
として６ＡＳ＋８が出力される。この音源用アドレスＡ
ＤＲ_G＝６ＡＳ＋８は、タイムスロットＴ₉の前半にＲＡ
Ｍ接続制御部８のセレクタ８０３によってＲＡＭ用アド
レスバスＡＢ_Rを介し共有ＲＡＭ７に供給される。この
結果、共有ＲＡＭ７の発音チャネルＡＳに対応した発音
データエリアにおける相対アドレス「８」に対応した記
憶エリアから変調用制御データＭＳ、ＡＭＤおよびＰＭ
Ｄが読み出され、ＲＡＭ接続制御部８のバッファ８０９
を介してラッチ８１１のデータ入力端に供給される。こ
れらの変調用制御データＭＳ、ＡＭＤおよびＰＭＤはタ
イムスロットＴ₉におけるクロックφが立ち上がりによ
りラッチ８１１にラッチされる。ここで、タイムスロッ
トＴ₉においては、第２の書込制御信号ＧＷａとして
“１”が与えられるためゲート８１４は出力ディゼーブ
ル状態となっている。そして、タイムスロットＴ₁₀にな
ると、ゲート８１４が出力イネーブル状態となり、ラッ
チ８１１によってラッチされた変調用制御データＭＳ、
ＡＭＤおよびＰＭＤがゲート８１４を通過して音源デー
タバスＧＥＢに出力される。これらの変調用制御データ
ＭＳ、ＡＭＤおよびＰＭＤは同タイムスロットＴ₁₀にお
いて楽音生成部５１のラッチ７０１〜７０３によってラ
ッチされる。しかし、ロードモード時においては、これ
らのデータは楽音形成に使用されない。

【００４１】次にタイムスロットＴ₁₅になると、音源ア
ドレス発生部５３により、音源用アドレスＡＤＲ_Gとし
て６ＡＳが出力される。この音源用アドレスＡＤＲ_G＝
６ＡＳは、同タイムスロットＴ₁₅の前半にＲＡＭ接続制
御部８のセレクタ８０３を介して共有ＲＡＭ７に供給さ
れる。この結果、共有ＲＡＭ７の発音チャネルＡＳに対
応した発音データエリアにおける相対アドレス「０」に
対応した記憶エリアからボイス番号Ｖｎの下位ビットデ
ータＶｎＬが読み出され、ＲＡＭ接続制御部８のバッフ
ァ８０９を介してラッチ８１１のデータ入力端に供給さ
れる。このデータＶｎＬはタイムスロットＴ₁₅における
クロックφの立ち上がりによりラッチ８１１にラッチさ
れる。そして、次の発音チャネルＡＳ＋１のタイムスロ
ットＴ₀において、ラッチ８１１にラッチされたデータ
ＶｎＬがゲート８１４を通過して音源データバスＧＥＢ
に出力され、同タイムスロットＴ₀において楽音生成部
５１のラッチ７０４によってラッチされる。このデータ
ＶｎＬは後述するデータＶｎＨと共にパラメータＲＯＭ
６をアクセスする際のアドレス生成に使用される。

【００４２】発音チャネルＡＳから発音チャネルＡＳ＋
１に切り換わり、発音チャネルＡＳ＋１のタイムスロッ
トＴ₀になると、現サンプリング周期におけるロード番
号ＬＮに「１」を加算することにより、次のサンプリン
グ周期に切り換わった場合に設定すべきロード番号ＬＮ
が演算される。また、音源アドレス発生部５３により、
その時点における発音チャネルの番号ｉ＝ＡＳ＋１に基
づいて６（ｉ−１）＋１＝６ＡＳ＋１なる音源用アドレ
スＡＤＲ_Gが出力される。この音源用アドレスＡＤＲ_G＝
６ＡＳ＋１は、同タイムスロットＴ₀の前半に共有ＲＡ
Ｍ７に供給される。この結果、共有ＲＡＭ７の発音チャ
ネルＡＳに対応した発音データエリアにおける相対アド
レス「１」に対応した記憶エリアからＦ番号Ｆｎの下位
ビットデータＦｎＬおよびボイス番号Ｖｎの上位ビット
データＶｎＨが読み出され、タイムスロットＴ₀におけ
るクロックφが立ち上がりによりラッチ８１１にラッチ
される。そして、次のタイムスロットＴ₁になると、ラ
ッチ８１１にラッチされたデータＦｎＬおよびＶｎＨが
ゲート８１４を通過して音源データバスＧＥＢに出力さ
れ、楽音生成部５１のラッチ７０５によってラッチされ
る。ここで、データＶｎＨは、前述したデータＶｎＬと
共にパラメータＲＯＭ６をアクセスする際のアドレス生
成に使用される。また、タイムスロットＴ₁において
は、音源アドレス発生部５３により、その時点における
発音チャネルの番号ｉ＝ＡＳ＋１に基づいて６（ｉ−
１）＋２＝６ＡＳ＋２なる音源用アドレスＡＤＲ_Gが出
力される。この音源用アドレスＡＤＲ_G＝６ＡＳ＋２
は、同タイムスロットＴ₁の前半に共有ＲＡＭ７に供給
され、共有ＲＡＭ７の発音チャネルＡＳに対応した発音
データエリアにおける相対アドレス「２」に対応した記
憶エリアからオクターブデータＯｃｔおよびＦ番号Ｆｎ
の上位ビットデータＦｎＨが読み出され、タイムスロッ
トＴ₁におけるクロックφが立ち上がりによりラッチ８
１１にラッチされる。そして、ラッチ８１１にラッチさ
れたデータＯｃｔおよびＦｎＨは、タイムスロットＴ₂
においてゲート８１４を通過し音源データバスＧＥＢに
出力され、楽音生成部５１のラッチ７０６によってラッ
チされる。このように、発音チャネルＡＳにおいて、そ
の発音チャネルにおいて形成すべき楽音の変調用制御デ
ータＭＳ、ＡＭＤおよびＰＭＤが共用ＲＡＭ７から読み
出されて楽音生成部５１のラッチ７０１〜７０２にラッ
チされる。そして、次の発音チャネルＡＳ＋１におい
て、発音チャネルＡＳにおいて形成すべき楽音のボイス
番号Ｖｎ、Ｆ番号ＦｎおよびオクターブデータＯｃｔが
共用ＲＡＭ７から読み出されて楽音生成部５１のラッチ
７０４〜７０６にラッチされる。

【００４３】次に発音チャネルＡＳ＋２になると、アド
レス発生部５０２により、ラッチ７０４および７０５に
保持された形成すべき楽音のボイス番号Ｖｎおよびその
時点におけるロード番号ＬＮに基づき、１６Ｖｎ＋ＬＮ
なるアドレスが出力され、ＲＯＭ用アドレスバスＡＢＲ
ＯＭを介してパラメータＲＯＭ６に供給される。この結
果、現在のロード番号ＬＮが「０」である場合にはボイ
ス番号Ｖｎに対応した音色データエリアにおける相対ア
ドレスが「０」である記憶エリアからレベルシフトデー
タＬＳおよびスタートアドレスＳＡの上位８ビットデー
タＳＡＨが読み出され、ＲＯＭ用データバスＤＢＲＯＭ
に出力される。これらの合計１６ビットからなるデータ
のうち上位８ビットを構成するデータＤｘ、すなわち、
この場合はレベルシフトデータＬＳは、タイムスロット
Ｔ₁₅において転送レジスタ５０３によって音源データバ
スＧＥＢへ出力される。そして、タイムスロットＴ₁₅に
おいて音源アドレス発生部５３により第２の書込制御信
号ＧＷａとして“１”が出力される。このため、音源デ
ータバスＧＥＢに出力されたデータＬＳはタイムスロッ
トＴ₁₅におけるクロックφの立ち上がりによりＲＡＭ接
続制御部８のラッチ８０７にラッチされる。一方、ＲＯ
Ｍ用データバスＤＢＲＯＭに出力された合計１６ビット
のうち下位８ビットのデータ、すなわち、この場合、ス
タートアドレスＳＡの上位８ビットデータＳＡＨは、そ
の時点におけるロード番号ＬＮが「０」であるため、ア
ドレスレジスタ部５０１における対応する記憶エリアに
書き込まれる。

【００４４】次の発音チャネルＡＳ＋３のタイムスロッ
トＴ₀〜Ｔ₂においては、第２の書込制御信号ＧＷａとし
て“０”が出力されるため、ラッチ８０７はデータＬＳ
を保持し続ける。そして、タイムスロットＴ₃になる
と、音源アドレス発生部５３により、その時点における
ロード番号ＬＮ＝「０」に対応した相対アドレスＡｘ＝
「９」と発音チャネルの番号ｉ＝ＡＳ＋３に基づき、音
源用アドレスＡＤＲ_G＝６（ｉ−３）＋Ａｘ＝６ＡＳ＋
９が演算され出力される。この音源用アドレスＡＤＲ_G
＝６ＡＳ＋９はタイムスロットＴ₃の前半に共有ＲＡＭ
７に供給される。また、タイムスロットＴ₃において、
第１の書込制御信号ＧＷが“１”となる。この結果、同
タイムスロットＴ₃の前半において、第１の書込制御信
号ＧＷをインバータ８０５によって反転した信号“０”
がセレクタ８０２およびリードライト線Ｒ／Ｗ_Rを介し
て共有ＲＡＭ７に供給されると共に、セレクタ８０２の
出力信号“０”が反転されてゲート８０８に供給され、
ゲート８０８が出力イネーブル状態となる。そして、ラ
ッチ８０７に保持されたシフトデータＬＳは、セレクタ
８０４によって選択され、ゲート８０８を通過し、共有
ＲＡＭ７の発音チャネルＡＳに対応した発音データエリ
アにおける相対アドレス「９」に対応した記憶エリアに
書き込まれる。

【００４５】次に発音チャネルＡＳ＋３のタイムスロッ
トＴ₄になると、音源アドレス発生部５３により、その
時点における発音チャネルの番号ｉ＝ＡＳ＋３に基づい
て６（ｉ−３）＋４＝６ＡＳ＋４なる音源用アドレスＡ
ＤＲ_Gが出力される。この音源用アドレスＡＤＲ_G＝６Ａ
Ｓ＋４は、同タイムスロットＴ₄の前半に共有ＲＡＭ７
に供給され、共有ＲＡＭ７の発音チャネルＡＳに対応し
た発音データエリアにおける相対アドレス「４」に対応
したトータルレベルデータＴＬの記憶エリアに対する読
み出しが行われる。そして、共有ＲＡＭ７から読み出さ
れたデータは、タイムスロットＴ₅において楽音生成部
５１のラッチ７０９にラッチされる。しかし、このラッ
チ７０９にラッチされたトータルレベルデータＴＬも楽
音形成には使用されない。

【００４６】次に発音チャネルＡＳ＋３のタイムスロッ
トＴ₅、Ｔ₆およびＴ₇においては、共有ＲＡＭ７の発音
チャネルＡＳに対応した発音データエリアの相対アドレ
ス「５」、「６」および「７」に対応した記憶エリアか
らのデータ読出が行われ、タイムスロットＴ₆、Ｔ₇およ
びＴ₈において、読出データがラッチ７１０〜７１５に
ラッチされる。しかし、これらのラッチ７１０〜７１５
に保持されたデータもラッチ７０９に保持されたデータ
と同様にエンベロープの生成の制御には使用されない。
次に発音チャネルＡＳ＋３のタイムスロットＴ₁₀、Ｔ₁₂
およびＴ₁₃において、共有ＲＡＭ７の発音チャネルＡＳ
に対応した発音データエリアの相対アドレス「９」、
「１０」および「１１」に対応した記憶エリアからのデ
ータ読出が行われ、タイムスロットＴ₁₁、Ｔ₁₃およびＴ
₁₄において、読出データがラッチ７１６、７１７、７０
７および７０８にラッチされる。しかし、これらのラッ
チ７１６、７１７、７０７および７０８に保持されたデ
ータも楽音の生成の制御には使用されない。

【００４７】次に発音チャネルＡＳ＋４になると、タイ
ムスロットＴ₂において、共有ＲＡＭ７の発音チャネル
ＡＳに対応した発音データエリアの相対アドレス「３」
に対応した記憶エリアからのデータ読出が行われる。し
かし、この読出データも楽音形成の制御には使用されな
い。次の発音チャネルＡＳ＋５は発音チャネルＡＳに対
応した共有ＲＡＭ７およびパラメータＲＯＭ６のアクセ
スは行われない。

【００４８】そして、サンプリング周期が切り換わり、
再び発音チャネルＡＳになると、ロード番号ＬＮが
「１」となる。ロード番号ＬＮが「１」となると、その
サンプリング周期の発音チャネルＡＳ＋２において、ア
ドレス発生部５０２により、ラッチ７０４および７０５
に保持された形成すべき楽音のボイス番号Ｖｎおよびそ
の時点におけるロード番号ＬＮに基づき、１６Ｖｎ＋Ｌ
Ｎなるアドレスが出力され、ＲＯＭ用アドレスバスＡＢ
ＲＯＭを介してパラメータＲＯＭ６に供給される。この
場合のように、現在のロード番号ＬＮが「１」である場
合にはボイス番号Ｖｎに対応した音色データエリアにお
ける相対アドレスが「１」である記憶エリアからスター
トアドレスＳＡの中位８ビットデータＳＡＭおよび下位
８ビットデータＳＡＬが読み出され、ＲＯＭ用データバ
スＤＢＲＯＭに出力される。これらの合計１６ビットか
らなるデータは、その時点におけるロード番号ＬＮが
「１」であるため、アドレスレジスタ部５０１における
対応する記憶エリアに書き込まれる。ロード番号ＬＮが
「１」である場合も、上述したロード番号が「０」であ
る場合と同様、各発音チャネルの所定のタイムスロット
において共有ＲＡＭ７からデータが読み出される。しか
し、これらの読出データは楽音形成の制御に使用されな
い。

【００４９】その後、サンプリング周期が切り換わって
ロード番号ＬＮが「２」となると、そのサンプリング周
期における発音チャネルＡＳ＋２において、 ラッチ７
０４および７０５に保持された形成すべき楽音のボイス
番号Ｖｎに対応したパラメータＲＯＭ６の音色データエ
リアからループスタートアドレスＬＳの上位８ビットデ
ータＬＳＨおよび下位８ビットデータＬＳＬが読み出さ
れ、アドレスレジスタ部５０１の各々対応する記憶エリ
アに書き込まれる。さらにサンプリング周期が切り換わ
ってロード番号ＬＮが「３」になると、そのサンプリン
グ周期における発音チャネルＡＳ＋２において、 ラッ
チ７０４および７０５に保持されたボイス番号Ｖｎに対
応したパラメータＲＯＭ６の音色データエリアからルー
プエンドアドレスＬＥの上位８ビットデータＬＥＨおよ
び下位８ビットデータＬＥＬが読み出され、アドレスレ
ジスタ部５０１の各々対応する記憶エリアに書き込まれ
る。以上により、発音チャネルＡＳに対応した楽音形成
処理における波形サンプルデータの読み出しの準備が完
了する。なお、ロード番号ＬＮが「２」および「３」で
ある場合も、上述したロード番号が「０」である場合と
同様、各発音チャネルの所定のタイムスロットにおいて
共有ＲＡＭ７からデータが読み出される。しかし、これ
らの読出データは楽音形成の制御に使用されない。

【００５０】次にサンプリング周期が切り換わってロー
ド番号ＬＮが「４」になると、そのサンプリング周期内
の発音チャネルＡＳ＋２において、アドレス発生部５０
２により、ラッチ７０４および７０５に保持されたボイ
ス番号Ｖｎおよびその時点におけるロード番号ＬＮ＝
「４」に基づき、１６Ｖｎ＋ＬＮ＝１６Ｖｎ＋４なるア
ドレスがパラメータＲＯＭ６に供給される。この結果、
ボイス番号Ｖｎに対応した音色データエリアの相対アド
レス「４」に対応した記憶エリアから上位８ビットデー
タとして変調用制御データＭＳ、ＡＭＤおよびＰＭＤが
読み出され、下位８ビットデータとしてアタックレート
ＡＲ、第１ディケイレートＤ１Ｒが読み出される。これ
らの合計１６ビットからなるデータのうち上位８ビット
を構成する変調用制御データＭＳ、ＡＭＤおよびＰＭＤ
は、タイムスロットＴ₁₅において転送レジスタ５０３に
よって音源データバスＧＥＢへ出力され、このタイムス
ロットＴ₁₅において第２の書込制御信号ＧＷａが“１”
となることにより、クロックφの立ち上がり時点でＲＡ
Ｍ接続制御部８のラッチ８０７にラッチされる。

【００５１】そして、発音チャネルＡＳ＋３のタイムス
ロットＴ₃になると、音源アドレス発生部５３により、
その時点におけるロード番号ＬＮ＝「４」に対応した相
対アドレスＡｘ＝「８」と発音チャネルの番号ｉ＝ＡＳ
＋３に基づき、音源用アドレスＡＤＲ_G＝６（ｉ−３）
＋Ａｘ＝６ＡＳ＋８が演算され出力される。この音源用
アドレスＡＤＲ_G＝６ＡＳ＋８はタイムスロットＴ₃の前
半に共有ＲＡＭ７に供給される。また、タイムスロット
Ｔ₃において、第１の書込制御信号ＧＷが“１”とな
る。この結果、ラッチ８０７に保持された変調用制御デ
ータＭＳ、ＡＭＤおよびＰＭＤは、セレクタ８０４によ
って選択され、ゲート８０８を通過し、共有ＲＡＭ７の
発音チャネルＡＳに対応した発音データエリアにおける
相対アドレス「８」に対応した記憶エリアに書き込まれ
る。

【００５２】一方、発音チャネルＡＳ＋２においてパラ
メータＲＯＭ６から読み出された合計１６ビットからな
るデータのうち下位８ビットを構成するアタックレート
ＡＲおよび第１ディケイレートＤ１Ｒは、発音チャネル
ＡＳ＋３のタイムスロットＴ4において音源データバス
ＧＥＢへ出力され、このタイムスロットＴ₄におけるク
ロックφの立ち上がり時点でＲＡＭ接続制御部８のラッ
チ８０７にラッチされる。

【００５３】そして、発音チャネルＡＳ＋３のタイムス
ロットＴ₈になると、音源アドレス発生部５３により、
その時点におけるロード番号ＬＮ＝「４」に対応した相
対アドレスＡｙ＝「５」と発音チャネルの番号ｉ＝ＡＳ
＋３に基づき、音源用アドレスＡＤＲ_G＝６（ｉ−３）
＋Ａｙ＝６ＡＳ＋５が演算され出力される。この音源用
アドレスＡＤＲ_G＝６ＡＳ＋５はタイムスロットＴ₈の前
半に共有ＲＡＭ７に供給される。また、タイムスロット
Ｔ₈において、第１の書込制御信号ＧＷが“１”とな
る。この結果、ラッチ８０７に保持されたアタックレー
トＡＲおよび第１ディケイレートＤ１Ｒは、セレクタ８
０４によって選択され、ゲート８０８を通過し、共有Ｒ
ＡＭ７の発音チャネルＡＳに対応した発音データエリア
の相対アドレス「５」に対応した記憶エリアに書き込ま
れる。

【００５４】次にサンプリング周期が切り換わり、ロー
ド番号ＬＮが「５」になると、そのサンプリング周期内
の発音チャネルＡＳ＋２において、アドレス発生部５０
２により、ラッチ７０４および７０５に保持されたボイ
ス番号Ｖｎおよびその時点におけるロード番号ＬＮ＝
「５」に基づき、１６Ｖｎ＋ＬＮ＝１６Ｖｎ＋５なるア
ドレスがパラメータＲＯＭ６に供給される。この結果、
ボイス番号Ｖｎに対応した音色データエリアの相対アド
レス「５」に対応した記憶エリアから上位８ビットデー
タとして第２ディケイレートＤ２Ｒおよびリリースレー
トＲＲが読み出され、下位８ビットデータとして基準レ
ベルデータＤＬおよびキースケーリング係数ＫＳが読み
出される。ここで、第２ディケイレートＤ２Ｒおよびリ
リースレートＲＲは、タイムスロットＴ₁₅において音源
データバスＧＥＢへ出力され、同タイムスロットＴ₁₅に
おけるクロックφの立ち上がり時点でＲＡＭ接続制御部
８のラッチ８０７にラッチされる。そして、発音チャネ
ルＡＳ＋３のタイムスロットＴ₃になると、音源アドレ
ス発生部５３により、その時点におけるロード番号ＬＮ
＝「５」に対応した相対アドレスＡｘ＝「６」と発音チ
ャネルの番号ｉ＝ＡＳ＋３に基づき、音源用アドレスＡ
ＤＲ_G＝６（ｉ−３）＋Ａｘ＝６ＡＳ＋６が演算され出
力される。そして、ラッチ８０７に保持された第２ディ
ケイレートＤ２ＲおよびリリースレートＲＲはタイムス
ロットＴ₃において共有ＲＡＭ７の発音チャネルＡＳに
対応した発音データエリアにおける相対アドレス「６」
に対応した記憶エリアに書き込まれる。

【００５５】一方、発音チャネルＡＳ＋２においてパラ
メータＲＯＭ６から読み出された基準レベルデータＤＬ
およびキースケーリング係数ＫＳは、発音チャネルＡＳ
＋３のタイムスロットＴ₄において音源データバスＧＥ
Ｂへ出力され、このタイムスロットＴ₄におけるクロッ
クφの立ち上がり時点でＲＡＭ接続制御部８のラッチ８
０７にラッチされる。そして、発音チャネルＡＳ＋３の
タイムスロットＴ₈になると、音源アドレス発生部５３
により、その時点におけるロード番号ＬＮ＝「５」に対
応した相対アドレスＡｙ＝「７」と発音チャネルの番号
ｉ＝ＡＳ＋３に基づき、音源用アドレスＡＤＲ_G＝６
（ｉ−３）＋Ａｙ＝６ＡＳ＋７が演算され出力される。
そして、ラッチ８０７に保持された基準レベルデータＤ
Ｌおよびキースケーリング係数ＫＳは、共有ＲＡＭ７の
発音チャネルＡＳに対応した発音データエリアの相対ア
ドレス「７」に対応した記憶エリアに書き込まれる。以
上により、発音チャネルＡＳにおける楽音形成処理に必
要なすべてのパラメータが共有ＲＡＭ７および楽音生成
部５１内のレジスタに書き込まれた。そして、ロード番
号ＬＮが「５」となったことにより、ロード終了信号Ｅ
ＮＤがアドレス発生部５０２から書込検出部９に供給さ
れる。この結果、書込検出部９により、発音チャネルＡ
Ｓにおいて発生するロード信号ＬＯＡＤが“０”とさ
れ、ロードモードが終了する。

【００５６】発音モード ロードモードが終了すると、発音モードが開始される。
図１６は発音モード時における音源部５の動作を示すタ
イムチャートである。以下、図１３および図１６を参照
し発音モード時における動作を説明する。発音モード時
においては、パラメータＲＯＭ６の音色データエリアか
らのデータ読み出しは行われず、パラメータＲＯＭ６か
らは波形サンプルデータのみが読み出される。また、ロ
ードモードが終了したことにより、共用ＲＡＭ７の発音
チャネルＡＳに対応した発音データエリアのすべての記
憶エリアには楽音形成の制御に必要なデータが書き込ま
れている。発音モードにおいては、これらの発音データ
エリア内のデータが参照されると共にデータの種類によ
っては逐次更新され、楽音形成のための処理が行われ
る。

【００５７】まず、発音チャネルＡＳのタイムスロット
Ｔ₉において、共有ＲＡＭ７の発音チャネルＡＳに対応
した発音データエリアの相対アドレス「８」に対応した
記憶エリアから変調用制御データＭＳ、ＡＭＤおよびＰ
ＭＤが読み出され、タイムスロットＴ₁₀において楽音生
成部５１のラッチ７０１〜７０３にラッチされる。そし
て、変調信号発生部５０４により、発音チャネルＡＳの
当該サンプリング周期においての振幅変調データＡＭお
よび周波数変調データＰＭＤの演算が行われる。次に発
音チャネルＡＳのタイムスロットＴ₁₅において、共有Ｒ
ＡＭ７の発音チャネルＡＳに対応した発音データエリア
の相対アドレス「０」に対応した記憶エリアからボイス
番号Ｖｎの下位ビットデータＶｎＬが読み出され、発音
チャネルＡＳ＋１のタイムスロットＴ₀において楽音生
成部５１のラッチ７０４にラッチされる。次に発音チャ
ネルＡＳ＋１のタイムスロットＴ₁およびＴ₂において、
共有ＲＡＭ７の発音チャネルＡＳに対応した発音データ
エリアの相対アドレス「１」および「２」に対応した各
記憶エリアかＦ番号Ｆｎの下位ビットデータＦｎＬおよ
びボイス番号Ｖｎの上位ビットデータＶｎＨとオクター
ブデータＯｃｔおよびＦ番号Ｆｎの上位ビットデータＦ
ｎＨとが順次読み出され、タイムスロットＴ1およびＴ₂
において楽音生成部５１のラッチ７０５および７０６に
ラッチされる。この結果、ラッチ７０４および７０５に
保持されたボイス番号Ｖｎに基づき、パラメータＲＯＭ
６におけるボイス番号Ｖｎに対応した音色データエリア
からスタートアドレスＳＡ、ループスタートアドレスＬ
ＳおよびループエンドアドレスＬＥが読み出され、アド
レスレジスタ部５０１に書き込まれる。そして、アドレ
ス発生部５０２により、ラッチ７０５および７０６にラ
ッチされたＦ番号ＦｎおよびオクターブデータＯｃｔと
周波数変調データＰＭＤと基づいて位相情報の増加分が
演算され、演算結果がその時点における発音チャネルＡ
Ｓに対応した位相情報に累算される。そして、アドレス
発生部５０２により、位相情報とスタートアドレスＳ
Ａ、ループスタートアドレスＬＳおよびループエンドア
ドレスＬＥに基づいてパラメータＲＯＭ６から読み出す
べき波形サンプルデータのアドレスＩＡが演算される。

【００５８】そして、発音チャネルＡＳ＋１およびＡＳ
＋２において、アドレスＩＡに対応した波形サンプルデ
ータを含む所定個数の波形サンプルデータがパラメータ
ＲＯＭ６から読み出され、補間部５０５により、これら
の波形サンプルデータに対しアドレス発生部５０２が出
力する位相情報の小数部ＦＲＡＣに対応した補間係数を
用いた補間演算が施され、当該サンプリング周期におけ
る発音チャネルＡＳに対応した楽音の波形値が求められ
る。

【００５９】次に発音チャネルＡＳ＋３になると、タイ
ムスロットＴ₄〜Ｔ₇において、共有ＲＡＭ７の発音チャ
ネルＡＳに対応した発音データエリアの相対アドレス
「４」〜「７」に対応した各記憶エリアからトータルレ
ベルデータＴＬ、アタックレートＡＲ、第１ディケイレ
ートＤ１Ｒ、第２ディケイレートＤ２Ｒ、リリースレー
トＲＲ、基準レベルデータＤＬおよびキースケーリング
係数ＫＳが読み出され、タイムスロットＴ₅〜Ｔ₈におい
て楽音生成部５１のラッチ７０９〜７１５にラッチされ
る。次いでタイムスロットＴ₁₀、Ｔ₁₂およびＴ₁₃におい
て、共有ＲＡＭ７の発音チャネルＡＳに対応した発音デ
ータエリアの相対アドレス「９」〜「１１」に対応した
各記憶エリアからシフトデータＬＳ、現エンベロープデ
ータの上位ビットデータＥＧＨと下位ビットデータＥＧ
Ｌおよび現ステートデータＥＧＳが読み出され、タイム
スロットＴ₁₁、Ｔ₁₃およびＴ₁₄において楽音生成部５１
のラッチ７１６、７０７および７０８にラッチされる。
エンベロープ発生部６００においては、ラッチ７０７〜
７１５に保持されたトータルレベルデータＴＬ、アタッ
クレートＡＲ、第１ディケイレートＤ１Ｒ、第２ディケ
イレートＤ２Ｒ、リリースレートＲＲ、基準レベルデー
タＤＬ、キースケーリング係数ＫＳ、現エンベロープデ
ータＥＧ（＝ＥＧＨ＋ＥＧＬ）および現ステートデータ
ＥＧＳに基づいて次ステートデータＮＸＴＳおよび次エ
ンベロープデータＮＸＴＤの演算が開始される。また、
エンベロープ発生部６００の加算器６０７により、現エ
ンベロープデータＥＧＤとトータルレベルデータＴＬと
が加算され、乗算器５０６により、補間部５０５によっ
て補間された波形値に、変調信号発生部５０４によって
出力された振幅変調データＡＭ、およびエンベロープ発
生部６００における加算器６０７の出力信号が乗算され
る。

【００６０】次に発音チャネルＡＳ＋４になると、タイ
ムスロットＴ₂において、共有ＲＡＭ７の発音チャネル
ＡＳに対応した発音データエリアの相対アドレス「３」
に対応した記憶エリアからノートオンフラグＮＯＮ、サ
スティンデータＳＵＳおよび音像位置データＰＡＮが読
み出される。そして、タイムスロットＴ₃において音像
位置データＰＡＮが楽音生成部５１のラッチ７１７にラ
ッチされる。また、ノートオンフラグＮＯＮはノートオ
ンパルス発生部５２に送られ、ノートオンフラグＮＯＮ
の内容が“１”である場合、発音チャネルＡＳに対応し
たノートオン信号ＮＯＮＳとして“１”が出力される。
サスティンデータＳＵＳおよびノートオン信号ＮＯＮＳ
はエンベロープ発生部６００に供給され、他のパラメー
タと共に次ステートデータＮＸＴＳおよび次エンベロー
プデータＮＸＴＤの演算に使用される。次に発音チャネ
ルＡＳ＋４のタイムスロットＴ₉になると、ゲート７２
２が出力イネーブル状態とされる。この時点においてエ
ンベロープ発生部６００における次ステートデータＮＸ
ＴＳおよび次エンベロープデータＮＸＴＤの演算は終了
している。そして、タイムスロットＴ₉において、次エ
ンベロープデータＮＸＴＤの上位ビットデータがゲート
７２２を通過し、ＲＡＭ接続制御部８のラッチ８０７の
データ入力端に供給される。そして、タイムスロットＴ
₉においては、第２の書込信号ＧＷａが“１”とされる
ため、次エンベロープデータＮＸＴＤの上位ビットデー
タはクロックφの立ち上がりによりラッチ８０７にラッ
チされる。そして、タイムスロットＴ₁₁になると、音源
アドレス発生部５３により、その時点における発音チャ
ネルの番号ｉ＝ＡＳ＋４に基づいて音源用アドレスＡＤ
Ｒ_G＝６（ｉ−４）＋１０＝６ＡＳ＋１０が演算され、
共用ＲＡＭ７に与えられる。また、音源アドレス発生部
５３により、第１の書込制御信号ＧＷが“１”とされ
る。従って、ラッチ８０７に保持された次エンベロープ
データＮＸＴＤの上位ビットデータは、タイムスロット
Ｔ₉において、共用ＲＡＭ７の発音チャネルＡＳに対応
した発音データエリアの相対アドレス「１０」に対応し
た記憶エリアに書き込まれる。

【００６１】次に発音チャネルＡＳ＋４のタイムスロッ
トＴ₁₂になると、ゲート７２１が出力イネーブル状態と
される。この結果、エンベロープ発生部６００が出力す
る次エンベロープデータＮＸＴＤの下位ビットデータお
よび次ステートデータＮＸＴＳがＲＡＭ接続制御部８の
ラッチ８０７のデータ入力端に供給される。そして、タ
イムスロットＴ₁₂において、第２の書込信号ＧＷａが
“１”とされるため、次エンベロープデータＮＸＴＤの
下位ビットデータおよび次ステートデータＮＸＴＳはク
ロックφの立ち上がりによりラッチ８０７にラッチされ
る。そして、タイムスロットＴ₁₄になると、音源アドレ
ス発生部５３により、その時点における発音チャネルの
番号ｉ＝ＡＳ＋４に基づいて音源用アドレスＡＤＲ_G＝
６（ｉ−４）＋１１＝６ＡＳ＋１１が演算され、共用Ｒ
ＡＭ７に与えられる。また、音源アドレス発生部５３に
より、第１の書込制御信号ＧＷが“１”とされる。従っ
て、ラッチ８０７に保持された次エンベロープデータＮ
ＸＴＤの下位ビットデータおよび次ステートデータＮＸ
ＴＳは、タイムスロットＴ₁₄において、共用ＲＡＭ７の
発音チャネルＡＳに対応した発音データエリアの相対ア
ドレス「１１」に対応した記憶エリアに書き込まれる。
そして、発音チャネルＡＳ＋４において、シフト部５０
７により、ラッチ７１６の保持されたシフトデータＬＳ
に基づき、乗算器５０６の出力信号に対するシフト処理
が行われる。次いでＰＡＮ制御部５０８により、ラッチ
７１６の保持された音像位置制御データＰＡＮに基づ
き、シフト部５０７の出力信号が左右のチャネルに対応
した信号に分配される。そして、累算部５０９により当
該サンプリング周期内におけるすべての発音チャネルに
ついてＰＡＮ制御部５０８の出力信号が累算され、当該
サンプリング周期における左右のチャネルに対応したデ
ジタル楽音信号ＬＯＵＴおよびＲＯＵＴとして出力され
る。

【００６２】以後の各サンプリング周期においても、上
述と同様な処理が行われる。すなわち、エンベロープの
生成について説明すると、各サンプリング周期の発音チ
ャネルＡＳ＋３において、共用ＲＡＭ７から発音チャネ
ルＡＳに対応した現エンベロープデータＥＧＤおよび現
ステートデータＥＧＳが読み出され、音源部５に供給さ
れる。そして、音源部５のエンベロープ発生部６００に
より、現エンベロープデータＥＧＤおよび現ステートデ
ータＥＧＳに基づいて次エンベロープデータＮＸＴＤお
よび次ステートデータＮＸＴＳが出力される。これらの
次エンベロープデータＮＸＴＤおよび次ステートデータ
ＮＸＴＳは発音チャネルＡＳ＋４において共用ＲＡＭ７
に書き込まれ、これらのデータは次のサンプリング周期
において現エンベロープデータＥＧＤおよび現ステート
データＥＧＳとして読み出される。このように共用ＲＡ
Ｍ７が楽音パラメータの記憶手段として用いられ、楽音
が逐次形成される。

【００６３】消音処理 次に音源部５において行われる消音処理について説明す
る。鍵盤２の離鍵イベントが検出され、ＣＰＵ１１がメ
インルーチンのステップＳ２を実行し、離鍵イベントに
応じ、ある発音チャネルの発音データエリアにおけるノ
ートオンフラグＮＯＮを“０”にしたとする。このノー
トオンフラグＮＯＮの変化がノートオンパルス発生部５
２によって検知され、当該発音チャネルに対応したノー
トオン信号ＮＯＮＳが“０”とされる。この結果、エン
ベロープ発生部６００内の新ステート発生部６０４によ
り、当該発音チャネルに対応した次ステートデータＮＸ
ＴＳとしてリリース部Ｒに対応したデータが出力され、
以後、エンベロープ発生部６００においては当該発音チ
ャネルに対応したエンベロープのリリース部Ｒが形成さ
れる。

【００６４】（３）エコー音の発生 さて、操作パネルに配備されたエコースイッチがオン状
態となると、メインルーチンのステップＳ３においてエ
コーフラグＥＣＨＯに“１”がセットされる。この場
合、演奏者によって鍵盤２における鍵が押下され、ＣＰ
Ｕ１１によってキーオンイベント処理ルーチンが実行さ
れると、そのステップＳ１０７の判断結果が「Ｙｅｓ」
となってステップＳ１０８が実行される。このステップ
Ｓ１０８において、ＣＰＵ１１は、共用ＲＡＭ７に対
し、発音チャネルＡＳ（ステップＳ１０２において決定
された押鍵イベントに対応した発音処理を行う発音チャ
ネル）に対応したチャネル別カウントデータＣＮＴ（Ａ
Ｓ）として所定値ＷＴを書き込むと共に発音チャネルＡ
Ｓに対応したチャネル別エコーフラグＴＯＮ（ＡＳ）と
して“１”を書き込む。

【００６５】タイマ割込み信号がタイマ１２から与えら
れると、ＣＰＵ１１はタイマインタラプトルーチンを開
始する。まず、ステップＳ２０１に進み、上述したよう
に制御変数ｉを「０」に設定する。次いでステップＳ２
０２に進み、制御変数ｉによって指定される発音チャネ
ル別エコーフラグＴＯＮ（ｉ）を共用ＲＡＭ７から読み
出し、その内容が“０”であるか否かを判断する。エコ
ーフラグＥＣＨＯが“１”である時に押鍵操作が行われ
た場合にはいずれかの発音チャネルＡＳにおいて押鍵イ
ベントに対応した発音処理が行われている。また、発音
を行っている発音チャネル、例えば発音チャネルｍに対
応した発音チャネル別エコーフラグＴＯＮ（ｍ）は
“１”となっている。そして、タイマインタラプトルー
チンの実行中、制御変数ｉの値が発音処理を行っている
発音チャネルの番号ＡＳと一致すると、ステップＳ２０
２の判断結果が「ＮＯ」となり、ステップＳ２０３へ進
む。次にステップＳ２０３へ進むと、発音チャネルｉ
（＝ｍ）に対応した発音チャネル別カウントデータＣＮ
Ｔ（ｉ）を共用ＲＡＭ７から読み出してデクリメント
し、その結果を発音チャネル別カウントデータＣＮＴ
（ｉ）として共用ＲＡＭ７へ書き込む。次にステップＳ
２０４に進み、ステップＳ２０３の実行により発音チャ
ネル別カウントデータＣＮＴ（ｉ）が「０」となったか
否かを判断する。この判断結果が「Ｎｏ」である場合は
ステップＳ２１０に進む。そして、ｉ＜１１である場合
にはｉをインクリメントし（ステップＳ２１１）、ステ
ップＳ２０２に戻る。

【００６６】以後同様にタイマインタラプトルーチンが
実行される毎に、発音処理を行っている発音チャネルｍ
に対応した発音チャネル別カウントデータＣＮＴ（ｍ）
がデクリメントされる。そして、ＣＮＴ（ｍ）＝「１」
となった後、ＣＰＵ１１がタイマインタラプトルーチン
を実行すると、ｉ＝ＡＳとなった時点でステップＳ２０
４の判断結果が「Ｙｅｓ」となり、ステップＳ２０５へ
進む。そして、対応する発音チャネル別エコーフラグＴ
ＯＮ（ｉ）が“０”である発音チャネル、すなわち、エ
コー音の発音に使用されていない発音チャネルの番号を
すべて求め、それらの中から現エンベロープデータＥＧ
Ｄが最低である発音チャネルの番号を選択し、発音割り
当てチャネル番号ＡＳとして共用ＲＡＭ７に書き込む。
次いでステップＳ２０７に進み、共用ＲＡＭ７の第ｉチ
ャネルに対応した発音データエリアからトータルレベル
データＴＬを読み出し、読出データに所定の減衰係数Ｄ
を乗算し、乗算結果をトータルレベルデータＴＬとして
共用ＲＡＭ７の第ＡＳチャネルに対応した発音データエ
リアに書き込む。次にステップＳ２０７に進み、共用Ｒ
ＡＭ７の第ｉチャネルに対応した発音データエリアから
オクターブデータＯｃｔ、Ｆ番号Ｆｎ、ボイス番号Ｖｎ
および音像位置制御データＰＡＮを読み出し、読み出し
た各データを共用ＲＡＭ７の第ＡＳチャネルに対応した
発音データエリアにおける各々対応した記憶エリアに書
き込む。次にステップＳ２０８に進み、共用ＲＡＭ７に
おける発音チャネルＡＳに対応した発音データエリアに
ノートオンフラグＮＯＮとして“１”を書き込む。この
結果、発音チャネルｍにおいて発音されていた楽音波形
を減衰係数Ｄに基づいて減衰させた楽音波形が発音チャ
ネルＡＳにおいて形成される。次にステップＳ２０９に
進み、共用ＲＡＭ７に対し、発音チャネルＡＳに対応し
た発音チャネル別カウントデータＣＮＴ（ＡＳ）および
発音チャネル別エコーフラグＴＯＮ（ＡＳ）として各々
所定値ＷＴおよび“１”を書き込み、発音チャネルｉに
対応した発音チャネル別エコーフラグＴＯＮ（ｉ）とし
て“０”を書き込む。次にステップＳ２１０に進んでｉ
＜１１であるか否かを判断し、判断結果が「Ｙｅｓ」の
場合にはｉをインクリメントし（ステップＳ２１１）、
ステップＳ２０２に戻る。

【００６７】以上のような処理が行われる結果、図１７
に示すように所定値ＷＴに対応した時間間隔でエコー音
が発生され、各エコー音のエンベロープの最大値は破線
によって示すように時間経過に伴って減衰する。各エコ
ー音のエンベロープの最大値の時間的変化の割合はタイ
マインタラプトルーチンのステップＳ２０５において使
用する減衰係数Ｄによって決定される。

【００６８】

【発明の効果】以上説明したように、この発明によれ
ば、電子楽器の制御手段および楽音形成手段により共通
の記憶手段を用いた制御が行われるので、制御手段の制
御に係る負担が小さくなり、かつ、楽音形成手段に設け
るべき記憶回路およびそのアクセス制御に係る回路の規
模が小さくて済む。従って、安価であり、かつ、高性能
の電子楽器を実現することができるという効果がある。

【図面の簡単な説明】

【図１】 この発明の一実施例による電子楽器の構成を
示すブロック図である。

【図２】 同実施例におけるサンプリング周期、発音チ
ャネルおよびタイムスロットの関係を説明する図であ
る。

【図３】 同実施例におけるパラメータＲＯＭ６内の記
憶エリアを説明するメモリマップである。

【図４】 同実施例において行われるループ再生を説明
する図である。

【図５】 エンベロープ波形を例示する図である。

【図６】 同実施例における共用ＲＡＭ７の記憶エリア
を説明するメモリマップである。

【図７】 同実施例における楽音生成部５１の構成を示
すブロック図である。

【図８】 同実施例におけるエンベロープ発生部６００
の構成を示すブロック図である。

【図９】 同実施例におけるＲＡＭ接続制御部８の構成
を示すブロック図である。

【図１０】 同ＲＡＭ接続制御部８に供給される各種制
御信号の波形を示すタイムチャートである。

【図１１】 同実施例におけるＣＰＵ１１の動作を示す
フローチャートである。

【図１２】 同実施例におけるＣＰＵ１１の動作を示す
フローチャートである。

【図１３】 同実施例におけるＣＰＵ１１の動作を示す
フローチャートである。

【図１４】 同実施例の動作を示すタイムチャートであ
る。

【図１５】 同実施例の動作を示すタイムチャートであ
る。

【図１６】 同実施例の動作を示すタイムチャートであ
る。

【図１７】 同実施例において発音されるエコー音のエ
ンベロープ波形を示す図である。

【符号の説明】

１……制御部、１１……ＣＰＵ、５……音源部、７……
共用ＲＡＭ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 楽音を形成するための楽音制御パラメー
   タおよび楽音の状態を表わす楽音状態データを記憶する
   記憶手段と、 前記記憶手段に記憶された前記楽音制御パラメータに基
   づいて楽音を形成すると共に、形成中の楽音の状態を表
   わす楽音状態データを前記記憶手段に書き込む楽音形成
   手段と、 形成すべき楽音に対応した前記楽音制御パラメータを前
   記記憶手段に書き込むことにより当該楽音の形成の指示
   を行うと共に、前記記憶手段に記憶された前記楽音状態
   データに基づいて前記楽音形成手段における楽音形成の
   制御を行う制御手段とを具備することを特徴とする電子
   楽器。
2. 【請求項２】 前記記憶手段は、前記楽音制御パラメー
   タおよび楽音状態データを記憶する複数の記憶領域を有
   し、 前記楽音形成手段は、前記各記憶領域に対応した複数の
   発音チャンネルを有し、この各発音チャンネルでは、前
   記記憶手段の対応する記憶領域に記憶された楽音制御パ
   ラメータに基づき楽音を形成するものであって、各発音
   チャンネルで形成中の楽音の状態を表わす楽音状態デー
   タを前記記憶手段の対応する記憶領域に書き込むもので
   あり、 前記制御手段は、発音指示に応答して、前記記憶手段の
   複数の記憶領域に記憶された楽音状態データに基づいて
   前記複数の発音チャンネルの中からいずれかの発音チャ
   ンネルを選択し、選択された発音チャンネルに対応する
   前記記憶手段の記憶領域に楽音制御パラメータを書込む
   ものである ことを特徴とする請求項１記載の電子楽器。