JPH04154150A - Ic装置及びicパッケージの実装方法 - Google Patents

Ic装置及びicパッケージの実装方法

Info

Publication number
JPH04154150A
JPH04154150A JP27763290A JP27763290A JPH04154150A JP H04154150 A JPH04154150 A JP H04154150A JP 27763290 A JP27763290 A JP 27763290A JP 27763290 A JP27763290 A JP 27763290A JP H04154150 A JPH04154150 A JP H04154150A
Authority
JP
Japan
Prior art keywords
package
terminal
wiring pattern
wiring board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27763290A
Other languages
English (en)
Inventor
Kazumasa Kunugi
和正 功刀
Hiroyuki Hagita
萩田 宏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP27763290A priority Critical patent/JPH04154150A/ja
Publication of JPH04154150A publication Critical patent/JPH04154150A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、半導体チップを中に有するIC,LSI、ハ
イブリットIC等のパッケージを配線基板にマウントし
たIC装置及びICパッケージの実装方法に関する。
[従来の技術] 従来、IC,LSI等の大規模な半導体集積回路を効率
良く配線基板上に実装する技術として表面実装が知られ
ている。この表面実装においては、自動機器によって集
積回路のマウントを一括して行っている。しかし、ハイ
ブリッドICにおいては、用途1う応してICパッケー
ジの形状か異なるために自動機器によるマウントは困難
であり、人手によるマウント、人手による後付けてはん
だ付けを行っている。
[発明か解決しようとする課8] このように自動的なマウントが困難なICを人手によっ
て配線基板にマウントすると、配線パターンの信号ライ
ンとIC端子との間での位置ずれや、はんだブリッジ等
の不良か生じてしまう、という欠点かあり、ICを含む
回路ブロック全体を一括して表面実装することは困難で
ある。
本発明の目的は、自動的なマウントが困難なICパッケ
ージを、人手により位置ずれなく、かつ効率的にマウン
トできるようにすることにより、接触不良がなく、表面
実装を容易にするIC装置及びICパッケージの実装方
法を提供することにある。
[課題を解決するための手段] 従って本発明のIC装置においては、配線パターンが形
成された表面に穿設された位置決め穴部を有する配線基
板と、前記配線パターンに電気的に接続される端子と前
記位置決め穴部に挿入可能な突出部とを有するICパッ
ケージとを具備することを特徴としている。
[作用] 本発明によるICg置において、ICパッケージの突起
部を、配線基板の位置決め穴部に挿入することによりI
Cパッケージの端子を配線パターンに位置合わせして、
端子と配線パターンを電気的に接続する。
[実施例] 以下、添付図面を参照して本発明によるIC装置及びI
Cパッケージの実装方法を詳細に説明する。
第1図及び第2図に示す第1実施例のIC装置1は、合
成樹脂のモールドにより形成されるICパッケージ2と
、このICパッケージ2か取着される薄板状の配線基板
3とを具備する。このICパッケージ2は第1図に示す
ような箱型形状を有し、このICパッケージ2を配線基
板3上にマウントして、第2図に示すようなIC装置1
を形成する。
前記ICパッケージ2は、中に図示しない半導体チップ
を有し、両側面には、基端かこの半導体チップの夫々の
電極と接続されたIC端子4が6個づつ取り出されてい
る。これらIC端子4の先端部は、ICパッケージ2が
配線基板3上にマウントされたときにこの配線基板3の
表面に形成された配線パターン7上に夫々面接触し得る
ように、第1図に示すようにL字形状に折り曲げられて
いる。このICパッケージ2の底面角部には、ICパッ
ケージと一体成形で設けられた円柱形の突起部、即ちガ
イド端子5が夫々設けられている。このガイド端子5は
、配線基板3の配線パターン7が形成された表面に穿設
された4個の位置決め穴部6へ夫々挿入可能に形成され
ている。この位置決め穴部6は、前記ガイド端子5の外
形とほぼ同じ内径を有し、この結果、両者は嵌合する。
前記配線パターン7は、夫々のIC端子4に一致する図
示しない信号ラインがパターニングされた薄膜状の公知
のものである。前記ガイド端子5及び位置決め穴部6の
位置は、これらガイド端子5と位置決め穴部6との嵌合
が、配線パターン7の信号ラインにIC端子4を正しく
位置決めできるように、あらかじめ設定される。
次に、配線基板3上にICパッケージ2をマウントする
動作を説明する。
まず、ICパッケージ2のガイド端子5を配線基板3上
の位置決め穴部6に夫々を一致させるように、ICパッ
ケージ2を配線基板3上に載せる。
これらガイド端子5を位置決め穴部6に夫々嵌め合わせ
ると、IC端子4が配線パターン7の信号ライン上に正
しく位置決めされて接地される。位置決めした後、各々
の配線パターン7の信号ラインとIC端子4とをはんだ
付けする。このような実装ではガイド端子5と位置決め
穴部6との嵌合によってIC端子4と配線パターン7の
信号ラインとの位置ずれのない精度の良い実装が可能と
なる。
本実施例において、ガイド端子5を4個設けるとしたか
、本発明はこれに限定されるものではなく、複数個なら
幾つでも構わない。又、1個であっても、方向か特定で
きるような断面形状、例えば楕円、長方形状を有してい
れば良い。
第3図及び第4図に示す第2実施例のIC装置1は、I
Cパッケージ2のIC端子の一部、つまり四隅に位置す
る4個のIC端子を第3図に示すようなりランク形状に
することによって、第1実施例における突起部、即ちガ
イド端子をIC端子と兼用してガイド兼用IC端子5と
したものである。そしてこのガイド兼用IC端子5は、
第1実施例と同様に、配線基板3中に形成された位置決
め穴部6に嵌め合わされる。この様にすることにより、
第1実施例と同様に各IC端子4と配線パターン7の信
号ラインとの位置ずれのない正しい実装が可能となる。
本実施例において、どのIC端子をガイド端子と兼用さ
せるかは自由である。
又、第5図及び第6図に示す第3実施例では、ガイド兼
用IC端子を、第2実施例のクランク形状から、第5図
に示すようなストレート形状に変えたものである。この
ストレート形状を有するガイド兼用IC端子5の長さは
、第6図に示すように、配線基板3中に留まるようなに
設定されて配線基板3表面においてはんだ付けされるか
、このガイド兼用IC端子5の長さを配線基板3の厚さ
よりも長くして、位置決め穴部6を貫通孔とし、配線基
板3裏面にて他の配線パターンとはんだ付けするように
してもよい。この場合、配線基板3の両面に個別の配線
パターンを形成して、両面実装を実施することもてきる
又、これら第2及び第3実施例においてIC端子及びガ
イド兼用IC端子の個数を限定したが、これらは何個で
あっても本発明の効果は果される。
第2及び第3実施例におけるその他の構成は、第1実施
例と同様である。
[発明の効果コ 本発明のIC装置及びICパッケージの実装方法によれ
ば、自動的なマウントか困難なICを、人手によって効
率よく、かつ位置すれなくマウントさせることかでき、
この結果配線パターンと端子との接触不良の恐れもなく
なる。
【図面の簡単な説明】
第1図は本発明の第1実施例におけるICパッケージを
示す斜視図、第2図は本発明の第1実施例におけるIC
装置の部分断面図、第3図は本発明の第2実施例におけ
るICパッケージを示す斜視図、第4図は本発明の第2
実施例におけるIC装置の部分断面図、第5図は本発明
の第3実施例におけるICパッケージを示す斜視図であ
り、第6図は本発明の第3実施例におけるIC装置の部
分断面図である。 1・・・IC装置、2・・・ICパッケージ、3・・・
配線基板、4・・・IC端子、5・・・ガイド端子、6
・・位置決め穴部、7・・・配線パターン、8・・・は
んだ。

Claims (1)

  1. 【特許請求の範囲】 1、配線パターンが形成された表面に穿設された位置決
    め穴部を有する配線基板と、前記配線パターンに電気的
    に接続される端子と前記位置決め穴部に挿入可能な突出
    部とを有するICパッケージとを具備することを特徴と
    するIC装置。 2、前記突出部は、前記ICパッケージの複数の端子の
    うちの所定のものに設けられることを特徴とする、請求
    項1記載のIC装置。 3、前記位置決め穴部は貫通孔であり、前記所定の端子
    は前記配線パターンと異なる表面上の他の配線パターン
    と電気的に接触することを特徴とする、請求項2記載の
    IC装置。 4、配線基板の表面に形成された配線パターンに端子を
    有するICパッケージを実装させる方法において、 前記ICパッケージに設けられた突起部を、前記配線基
    板の配線パターンが形成された表面に穿設された穴部に
    挿入することにより、前記ICパッケージを前記配線基
    板上に位置を合わせて設置する工程と、前記ICパッケ
    ージの端子と前記配線パターンとをリフローはんだ付け
    させる工程とを有することを特徴とするICパッケージ
    の実装方法。
JP27763290A 1990-10-18 1990-10-18 Ic装置及びicパッケージの実装方法 Pending JPH04154150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27763290A JPH04154150A (ja) 1990-10-18 1990-10-18 Ic装置及びicパッケージの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27763290A JPH04154150A (ja) 1990-10-18 1990-10-18 Ic装置及びicパッケージの実装方法

Publications (1)

Publication Number Publication Date
JPH04154150A true JPH04154150A (ja) 1992-05-27

Family

ID=17586138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27763290A Pending JPH04154150A (ja) 1990-10-18 1990-10-18 Ic装置及びicパッケージの実装方法

Country Status (1)

Country Link
JP (1) JPH04154150A (ja)

Similar Documents

Publication Publication Date Title
US6862190B2 (en) Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers
US4595794A (en) Component mounting apparatus
JPH04154150A (ja) Ic装置及びicパッケージの実装方法
US6182883B1 (en) Method and apparatus for precisely registering solder paste in a printed circuit board repair operation
KR19980071445A (ko) 집합기판 및 그 집합기판을 이용한 전자기기의 제조방법
JPH0677620A (ja) 電子部品実装構造
JPS60210858A (ja) フラツトパツケ−ジlsi
JPH02189877A (ja) 電気部品装置
JPH0730486U (ja) プリント基板用ターミナル及びicソケット
JPH0744042Y2 (ja) シングルインライン型混成集積回路装置
JPH06164117A (ja) コネクタ付き配線基板の製造方法
JPS6112699Y2 (ja)
KR200250844Y1 (ko) 표면실장기의 백업핀 지그
JPH0432779Y2 (ja)
JPH01134885A (ja) コネクタの表面実装方法
JPH0735309Y2 (ja) 自動実装対応フレキシブルコネクタ
JPH0818267A (ja) 電子回路モジュール
JPH0548239A (ja) 回路基板の形成方法
JPH04127670U (ja) 電子回路装置
JPH0633367U (ja) 基板と端子との取付構造
JPH0685419A (ja) プリント基板
JP2000012995A (ja) 回路基板に対する端子部品の取付け装置
JPH07202121A (ja) 半導体装置
JPH098080A (ja) Lsi実装用構造体および半導体装置の実装方法
JPH02199856A (ja) Ic用パッケージ