JPH04150769A - スイッチングレギュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）産業上の利用分野 この発明は定電圧電源回路などに用いられるスイしチン
グレギュレータに関する。

（ｂ）従来の技術 一般に、他動発振型スイッチングレギュレータにおいて
は、スイッチング制御回路として三角波発振器とコンパ
レータを用いたＰＷＭ制御回路を基本構成とするスイッ
チングレギュレータ用ＩＣが用いられている。このよう
なスイッチングレギュレータ用ＩＣには入力電圧によっ
てＰＷＭ信号の最大デユーティ比を制限する所謂デッド
バンド制御回路が設けられていて、その機能が例えば通
電流保護機能に利用されている。

このようなデッドバンド制御回路を儂えたスイッチング
レギュレータ用ＩＣを用いて過電流保護を行った従来の
スイッチングレギュレータの主要部の回路図を第５図に
示す。同図において１はスイッチングレギュレータ用Ｉ
Ｃからなるスイッチング制御回路、２はトランスであり
、トランス２の一次！！Ｎ１にスイッチングトランジス
タＱ４が接続されていて、スイッチング制？１１１１１
のＥ出力によってＱ４がオンオフ制御される。また、Ｃ
Ｔはトランスの一次巻線Ｎ１に流れる電流を検出するカ
レントトランスである。過電流保護が働かない通常状態
ではＣＴの起電圧によりＤ６．Ｒ１２に電流が流れるが
、ツェナーダイオードＺＤはオフ状態である。トランス
の一次巻線電流が一定値を超えたときＣＴの起電圧が増
大することによりツェナーダイオードＺＤがオンし、Ｑ
５にべ一不電流が流れ、Ｑ５がオンする。

ところでスイッチング制御回路１のＲＥＦ端子からは基
準電圧が外部へ出力されていて、ＤＢ端子の入力電圧が
高くなるほどＥ端子から出力するＰＷＭ信号の最大デユ
ーティ比を制限する。従ってＱ５がオンすることにより
ＤＢ端子がＲＥＦ端子と路間−の電圧となり、Ｅ端子よ
り出力されるＰＷＭ信号のデユーティ比が略０％となっ
てトランスの２次側に対する電力供給がしゃ断される。

（Ｃ１発明が解決しようとする課題 このようなスイッチングレギュレータ用ＩＣは一次側制
御型のスイッチングレギュレータを構成することができ
、その場合スイッチングトランジスタとしてＭＯＳ−Ｆ
ＥＴを直接駆動することができるため、部品点数が削減
され小型軽量化を図ることができるが、前述のように過
電流保護機能を有するスイッチングレギュレータにおい
ては、カレントトランスの発生する電圧によってスイッ
チング制御回路に対して制御電圧を与える回路部分が比
較的複雑で高価であった。

この発明の目的はカレントトランスの発生電圧に応じて
スイッチング制御回路に制御信号を与える回路を単純化
し、安価に構成できるようにしたスイッチングレギュレ
ータを提供することにある（ｄ）課題を解決するための
手段 この発明のスイッチングレギュレータは、三角波発振器
と、この三角波発振器の出力電圧と誤差増幅回路の出力
電圧との比較を行い、ＰＷＭ信号を発生するコンパレー
タと、入力電圧の増大に伴い前記ＰＷＭ信号の最大デユ
ーティ比を小さくする最大デユーティ比１１限回路を含
み、スイッチングトランジスタをオンオフ制御するスイ
ッチング制御回路を用い、 基準電圧を分圧してその分圧電圧を前記最大デユーティ
比制御回路の入力へ与える抵抗分圧回路と、トランスの
一次Ｓ線に流れる電流を検出するカレントトランスを設
け、このカレントトランスの出力電圧を整流するととも
に前記最大デユーティ比制限回路の入力へ直接与えるこ
とを特徴としている。

（ｅ）作用 第１図にこの発明の構成例を示す、同図において１はス
イッチング制御回路、２はトランスである。トランス２
の一次巻線Ｎ１にはスイッチングトランジスタＱ１が直
列接続されている。スイッチングトランジスタＱ１はス
イッチング制御回路１のＥ出力によりオンオフ制御され
る。また、ＣＴはトランスの一次巻線Ｎ１に流れる電流
を検出するカレントトランスであり、その出力はダイオ
ードＤ１により整流されてスイッチング制御回路ｌの最
大デユーティ比制限囲路の入力ＤＢに与えられる。また
、抵抗Ｒ１，Ｒ２は抵抗分圧回路を構成し、スイッチン
グ制御回路ｌのＲＥＦ端子から出力される基準電圧を分
圧してＤＢ端子に供給する。

以上のように構成したため、スイッチング制御回路１の
最大デユーティ比制限回路の入力ＤＢ端子の電圧は、ダ
イオードＤ１により整流されたカレントトランスＣＴの
出力電圧が抵抗Ｒ１，Ｒ２による分圧値を上回ったとき
、その分圧値にカレントトランスの整流された出力電圧
が重畳された電圧がＤＢ端子に供給される。従ってトラ
ンスの一次巻線電流の増大に伴いＤＢ端子の入力電圧が
増大しスイッチングトランジスタＱ１の最大デユーティ
比が制限されることになる。

（ｆ）実施例 この発明の実施例であるスイッチングレギュレータに用
いられるスイッチング制御回路の基本構成およびその各
部の電圧波形を第３図および第４図に示す、第３図にお
いて１０は端子ＲおよびＣに接続されるＣＲ定数により
定まる周波数で三角波信号を発生する三角波発振器、１
１は三角波信号と端子ＤＢの入力信号を入力とするコン
パレータ、１３は端子Ｎｌおよび■の入力端子差を増幅
する誤差増幅回路、１２は三角波信号と誤差増幅回路１
３の出力信号を入力とするコンパレータ、１４はコンパ
レータ１１および１２の出力信号の論理積信号を発生す
るゲート回路、１５は出力トランジスタ、１６は端子Ｖ
　ｃ　ｃ−ＧＮＤ間に供給される電圧から基準電圧を発
生し各部に供給するとともに端子ＲＥＦから外部へ出力
する基準電圧発生回路である。

第４図に示した（ａ）〜（（ｉ）の各波形は第３図中Ｃ
参照で示す箇所の電圧信号である。誤差増幅回路１３の
出力電圧が第４図に示すｖｌであればコンパレータ１２
の出力信号Ｃは第４図中（Ｃ）に示すようなデユーティ
比を有する矩形波信号となる。ところが、ＤＢ端子の入
力電圧が第４図中ｖ２で示す電圧であった場合、コンパ
レータ１１の出力信号すは第４図中（ｂ）に示すように
デユーティ比の低い矩形波信号となる。その結果、出力
トランジスタ１５は第４図中（ｄ）で示すように低いデ
ユーティ比で駆動されることになる。

この発明の実施例であるスイッチングレギュレータの回
路図を第２図に示す。

第２図において１はスイッチングレギュレータ用ＩＣか
らなるスイッチング制御回路、２はトランスである。ト
ランス２の一次巻線Ｎ１にはスイッチングトランジスタ
Ｑ１が直列に接続されている。スイッチング制御回路１
のＥ端子からはＰＷＭ制御された矩形波信号が出力され
、抵抗Ｒ６゜Ｒ７を介してスイッチングトランジスタＱ
１のゲートに接続されている。トランス２の二次巻線Ｎ
２には整流ダイオードＤ４．　フリーホイールダイオー
ドＤ５．チョークコイルＬおよび平滑コンデンサＣ３に
よる整流平滑回路が接続されている。

また出力端子間には抵抗Ｒ４，Ｒ５からなる分圧回路が
設けられていて、スイッチング制御回路１のＮｌ端子に
帰還されている。スイッチング制御回路１のＲＥＦ端子
からは基準電圧が出力されていて、■端子にその基準電
圧が入力され、抵抗Ｒ３を介して接地されている。従っ
て基準電圧と出力電圧のＲ４，Ｒ５による分圧値との差
に応じてＰ　Ｗ　Ｍ制御された矩形波がＥ端子から出力
されるトランスの一次巻線Ｎ１に流れる電流路にカレン
トトランスＣＴが設けられていて、並列にコンデンサＣ
Ｉが接続され、またダイオードＤ１を介してスイッチン
グ制御回路１のＤＢ端子に接続されている。スイッチン
グ制御回路１のＲＥＦ端子と接地間にはＲ１，Ｒ２から
なる分圧回路が接続され、Ｒ１に並列にコンデンサＣ２
が接続されている。なお、スイッチング制御回路ｌの電
源は起動時において図外の起動回路よりダイオードＤ２
を介して供給され、起動後は図外の補助電源よりダイオ
ードＤ３を介して供給される。

第２図に示した回路の動作は次のとおりである先ず、ス
イッチング制御回路１のＥ端子の出力電圧が高電位とな
ればスイッチングトランジスタＱ１がオンしてトランス
の一次巻線Ｎ１に電流が流れる。これにより一次巻線電
流に略比例した電圧がカレントトランスＣＴに発生する
。スイッチング制御回路１のＤＢ端子にはＲＥＦ端子よ
り出力されている基準電圧のＲ１，Ｒ２による分圧値が
与えられるが、その分圧電圧よりＣＴの出力電圧が略０
．７■を超えたときダイオードＤ１が導通して端子ＤＢ
にはＲ１，Ｒ２による分圧値にＣＴの発生電圧が重畳さ
れる。

いま、何らかの原因で負荷に過電流が流れたとすると、
トランス２の一次側換算インダクタンスが低下して一次
巻線電流が増大する。このことによりカレントトランス
ＣＴの発生電圧が増大し、スイッチング制御回路１のＤ
Ｂ端子の入力電圧が上昇する。このＤＢ端子の入力電圧
がスイッチング制御回路１内に設けられている誤差増幅
回路の出力電圧（第３図中Ｃ参照）を超えたとき負荷供
給電圧に係わらずスイッチングトランジスタＱ１のデユ
ーティ比が制限され過電流保護が図られる。ところで、
抵抗Ｒ１に並列にコンデンサＣ２を接続したことにより
、電源投入時にソフトスタート制御が行われる。すなわ
ち、電源投入直後、Ｃ２とＲ２はＣＲ時定数回路を構成
し、制御回路１のＤＢ端子には略ＲＥＦ端子の基準電圧
からＲＩＲ２で定まる分圧値まで指数関数的に低下する
。従って電源投入直後はスイッチングトランジスタの最
大デユーティ比が略０％から開始されて、その後徐々に
最大デユーティ比が高くなり、平常状態に至る。

なお、カレントトランスＣＴに並列にコンデンサＣ１を
設けたためカレントトランスに誘起されるノイズ成分が
除去されてスイッチング制御回路１の誤動作を防止され
る。

（ａ発明の効果 以上のようにこの発明によれば、カレントトランスの発
生電圧に応じてスイッチングトランジスタの最大オンデ
ユーテイ比を制限する制御回路への側御信号を発生する
回路として従来のようにトランジスタやツェナーダイオ
ードが不要となって、小型軽量および低価格のスイッチ
ングレギュレータを構成することができる。

【図面の簡単な説明】

第１図はこの発明の構成例を示す図、第２図はこの発明
の実施例であるスイッチングレギュレータの回路図であ
る。第３図および第４図はこの発明の実施例であるスイ
ッチングレギュレータに用いられるスイッチング制御回
路の回路図および各部の電圧波形図である。第５図は従
来のスイッチングレギュレータの主要部の回路図である
。 １−スイッチング制御回路、 ２−トランス、 Ｑｌ−スイッチングトランジスタ、 ＣＴ−カレントトランス、 Ｒ１，Ｒ２−抵抗分圧回路。 出願人　　株式会社　村田製作所

Claims (1)

【特許請求の範囲】
1. （１）三角波発振器と、この三角波発振器の出力電圧と
   誤差増幅回路の出力電圧との比較を行い、ＰＷＭ信号を
   発生するコンパレータと、入力電圧の増大に伴い前記Ｐ
   ＷＭ信号の最大デューティ比を小さくする最大デューテ
   ィ比制限回路を含み、スイッチングトランジスタをオン
   オフ制御するスイッチング制御回路を用い、 基準電圧を分圧してその分圧電圧を前記最大デューティ
   比制御回路の入力ヘ与える抵抗分圧回路と、トランスの
   一次巻線に流れる電流を検出するカレントトランスを設
   け、このカレントトランスの出力電圧を整流するととも
   に前記最大デューティ比制限回路の入力ヘ直接与えるこ
   とを特徴とするスイッチングレギュレータ。