JPH0251358A - スイッチングレギュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トランスを小型化できるスイッチングレギュ
レータに関するものである。

スイッチングレギュレータは、トランスの一次巻線に接
続したスイッチングトランジスタをオンオフ制御し、二
次巻線に誘起した電圧を整“流平滑化して負荷に直流出
力電圧を供給し、その直流出力電圧が設定値となるよう
に、スイッチングトランジスタを制御するものである。

このようなスイッチングレギュレータの小型化が要望さ
れている。

〔従来の技術〕

スイッチングレギュレータの直流出力電圧を一定化する
為に、スイッチングトランジスタをパルス幅制御する構
成が一般的であり、例えば、従来例のフォーワード型の
スイッチングレギュレータは、第６図に示す構成を有し
、４１はトランス、４２はスイッチングトランジスタ、
４３．４８゜４９はダイオード、４４は制御面路、４５
．５１はコンデンサ、４６は整流回路、４７は交流電源
、５０はチョークコイルである。

チョークコイル５０とコンデンサ５１とにより平滑化さ
れた直流出力電圧は、制御回路４４の端子ＤＡに直接或
いは誤差増幅した後ホトカプラ等を介して端子ＣＴに入
力され、その直流出力電圧が設定基準値となるように、
出力端子ＯＵＴからスイッチングトランジスタ４２のオ
ン、オフ期間を制御する制御信号が出力される。

スイッチングトランジスタ４２がオンとなると、整流回
路４６からの直流電圧がトランス４１の一次巻線ＮＩＩ
に加えられ、二次巻線Ｎ□に電圧が誘起する。この電圧
はダイオード４８により整流されて、チョークコイル５
０とコンデンサ５１とにより平滑化される。又スイッチ
ングトランジスタ４２がオフとなると、トランス４１の
補助巻線Ｎ、２にダイオード４３を介してリセット用の
電流が流れて、トランス４１の鉄心の直流磁化を打ち消
し、又チョークコイル５０の蓄積エネルギによリダイオ
ード４９を介して負荷に電流が継続して供給される。

トランス４１の一次巻線、補助巻線の巻数をそれぞれＮ
、、、Ｎ、２とすると、トランス４Ｉのリセットを確実
にする為には、 Ｎ、、　　　　　　　Ｎ、。

の関係が必要であり、ＴＯＮ（ＭＡＸ、＋　ＴＯＦＦ（
ＷＩＮ）は第７図に示すスイッチングトランジスタ４２
のスイッチング動作周期Ｔに於けるオン期間Ｔ。Ｈの最
大値と、オフ期間Ｔ。Ｆ「の最小値とを示す。

オン期間ＴＯＮは、Ｔ　　ＴＯＦＦであるから、！１１
式％式％ となる。従って、 Ｔ　　　　　　　Ｎ＋＋　＋　Ｎ＋ｔ となるから、Ｎ、、＝Ｎ、、とすると、ＴＯＦＦ（旧Ｈ
） Ｘ１００＝５０　　（％〕 となる。

又交流電源４７の電圧ｖ、７（実効値）が最大許容値で
、且つオン期間が最大値Ｔ。□□ゎの場合でも、トラン
ス４１の鉄心が最大磁束密度Ｂ、〔ガウス〕を超えない
ようにすることが必要である。即ち、トランス４Ｉが磁
気飽和しないように制御する必要がある。このトランス
４１の鉄心の磁束密度をＢ〔ガウス〕とすると、 ５ＸＮＩ＋ の関係が必要となる。なお、Ｓは鉄心断面積である。

前述のｆ３）式と（４）式とにより、トランス４１の一
次巻線の巻数が決定される。又通常は、スイッチングト
ランジスタ４２のオフ期間Ｔ。□は、最小オフ期間Ｔ。

ＦＦ（ＫＩＮ）より長い状態で制御されるものであり、
直流出力電圧を一定とした時に、入力電圧Ｖｉｎが高（
なると、スイッチングトランジスタ４２のオフ期間Ｔ。

、Ｆは大きくなるように動作する。

例えば、第８図に示すように、最小の入力電圧■４１％
（ＭＩＮ）の時に、オン期間Ｔ。□により所定の直流出
力電圧が得られる場゛合、入力端子を上昇して最大入力
電圧Ｖｉｆｉ（Ｈａｌｌｌ　とすると、オン期間はＴＯ
Ｎ！で示すように短（なる。即ち、前述のように、入力
電圧Ｖ　ｉ　ｎを高（するに従って、周期Ｔ内のオフ期
間Ｔ。ＦＦは長く、オン期間Ｔ。Ｎは短く制御されるこ
とになり、トランス４１の鉄心の磁束密度は、電圧とオ
ン期間との積に比例するから、最小入力電圧Ｖ！□１４
１Ｎ）の場合も、又最大入力端子Ｖｉａ（□ゎの場合も
ほぼ同一となる。

このようなオン期間及びオフ期間を制御する為の制御回
路４４は、例えば、第９図に示す構成を有し、６１は三
角波発生回路、６２は基準電圧形成回路、６３は低電圧
検出回路、６４はパルス幅制御比較回路、６５はゲート
回路、６６．６７は出力トランジスタ、６８は誤差増幅
回路、ＶＩＮは電源端子、ＶＲは基準電圧端子、Ｇは接
地端子、ＤＴは休止期間制御端子、ＣＴは制御入力端子
、ＤＡは誤差増幅入力端子、ＯＵＴは出力端子、Ｃはコ
レクタ端子、Ｅはエミッタ端子である。この制御回路４
４は、１チツプとして集積回路化されているものである
。

休止期間制御端子ＤＴには、前述のように、予め設定さ
れた最小オフ期間Ｔ。ＦＦ（ＨＩＭ）に対応する一定の
電圧が印加される。又制御入力端子ＣＴには、直流出力
電圧の検出信号と設定基準値との差の信号（誤差信号）
が加えられる。又電源端子■ＩＮには、各部を動作させ
る為の例えば＋１２Ｖが印加され、基準電圧端子ＶＲか
らツェナーダイオード等により安定化された例えば＋５
ｖが出力される。

パルス幅制御比較回路６４は、三角波発生回路６１から
の三角波信号と、休止期間制御端子ＤＴから加えられた
制御電圧と、制御入力端子ＣＴから加えられた誤差信号
或いは誤差増幅入力端子ＤＡから加えられた検出信号の
誤差増幅回路６８による誤差増幅信号とを基に、三角波
信号の周期に従ったパルス幅制御信号を出力し、ゲート
回路６５を介して出カドランジスタロ６．６７を制御し
、出力端子ＯＵＴからパルス幅制御信号を出力して、ス
イッチングトランジスタ４２のオン、オフを制御するこ
とになる。

又基準電圧形成回路６２は、電源端子ＶＩＮに加えられ
る電源電圧から、ツェナーダイオード等を用いて＋５Ｖ
等の基準電圧を形成して、基準電圧端子ＶＲから出力す
る。又低電圧検出回路６３は、電源電圧の低下を検出し
た時に、三角波発生回路６１とパルス幅制御比較回路６
４とゲート回路６５とに停止信号を加えて、そられの動
作を停止させる。

〔発明が解決しようとする課題〕

前述のように、制御回路４４に於いて最小オフ期間（最
小休止期間）ＴＯＦ□ＭＩＮＩを予め設定し、その最小
オフ期間Ｔ。Ｆ□ＭＩ、ｌ、よりスイッチングトランジ
スタ４２のオフ期間Ｔ。２Ｆが長くなるように制御され
る。

しかし、負荷が短絡状態となった場合や、直流出力電圧
の検出線の断線等の場合には、直流出力電圧が零に低下
した場合に相当するから、スイッチングトランジスタ４
２のオン期間Ｔ。Ｎを最大とすることになる。即ち、Ｔ
、□＃ＴＯＦＦ　（ＫＩＮ）となる。

入力電圧Ｖ　ｉｒ＋が最大の時に、このような状態とな
ると、トランス４１の鉄心の磁束密度が最大の状態とな
る。従って、トランス４１の鉄心は、このような磁束密
度最大の時でも磁気飽和しないように鉄心断面積を大き
く設計することが必要となる。即ち、最大入力電圧を基
にトランス４１の鉄心を設計することになるから、大型
化することになり、最小入力電圧で動作させる場合には
、不経済な構成となる欠点があった。

本発明は、トランスの鉄心の小型化を可能とすることを
目的とするものである。

〔課題を解決するための手段〕

本発明のスイッチングレギュレータは、入力電圧に対応
して最小休止期間を制御できるようにしたものであり、
第１図を参照して説明する。

トランス１の一次巻線に印加する直流電圧をスイッチン
グトランジスタ２によりスイッチングし、そのトランス
１の二次巻線に誘起した電圧を整流平滑回路３により整
流して直流出力電圧を負荷に供給し、制御回路４により
検出した直流出力電圧と設定基準値とを比較して、制御
回路４の出力端子ＯＵＴからスイッチングトランジスタ
２を制御して、直流出力電圧を一定化するスイッチング
レギュレータに於いて、スイッチングトランジスタ２の
最小休止期間を決定する為の制御電圧を印加する休止期
間制御端子ＤＴに、トランス１の一次巻線に印加する直
流電圧が高い時に前記最小休止期間が長くなるような制
御電圧を印加する回路５を設けたものである。この回路
５は、ダイオードとツェナーダイオードと抵抗とからな
る場合を示している。又制御回路４のＶＩＮは電源端子
、ＶＲは基準電圧端子、ＤＴは休止期間制御端子、Ｇは
接地端子、ＤＡは誤差増幅入力端子、ＯＵＴは出力端子
である。

〔作用〕

制御回路４の休止期間制御端子ＤＴに印加する制御電圧
を高くするに従って最小休止期間が長くなるもので、回
路５は、スイッチングトランジスタ２を介してトランス
１の一次巻線に印加される直流電圧（入力電圧）に対応
した制御電圧を、休止期間制御端子ＤＴに印加する構成
であるから、直流電圧（入力電圧）が高くなると、最小
休止期間が長くなるように自動的に設定される。なお、
図示の構成に於いては、回路５は、ダイオードとツェナ
ーダイオードと抵抗とからなり、直流電圧（入力電圧）
がツェナーダイオードを介して、休止期間制御端子ＤＴ
に加えられるから、成る直流電圧（入力電圧）までは最
小休止期間は一定であるが、それ以上の直流電圧（入力
電圧）となると、最小休止期間は長くなる。

従って、負荷が短絡状態で直流出力電圧が零となり、且
つ最大直流電圧（最大入力電圧）の場合は、最小休止期
間が長くなるなるように制御されるから、トランス１が
磁気飽和するようなことばない。それによって、トラン
ス１の鉄心を小型化することができる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の一実施例のブロック図であり、フォワ
ード型の場合を示し、１１はトランス、１２はスイッチ
ングトランジスタ、１３は整流平滑回路、１４は制御回
路、１５は回路、１６は直流出力端子、１７は交流電源
、１８は整流回路、１９はコンデンサ、２０はホトカプ
ラ、２１は誤差増幅回路、Ｄｉ、Ｄ２はダイオード、Ｒ
１−Ｒ３は抵抗、ＺＤｌはツェナーダイオード、Ｖｒは
基準電圧である。

交流電源１７の交流電圧を整流回路１８により整流し、
スイソングトランジスタ１２を介してトランス１１の一
次巻線に印加し、又制御回路１４に印加し、トランス１
１の二次巻線に誘起した電圧を整流平滑回路１３により
整流して平滑化し、直流出力端子１６から負荷へ直流出
力電圧を印加し、その直流出力電圧と基準電圧Ｖｒとの
差を誤差増幅回路２１により増幅し、ホトカプラ２０を
介して制御回路１４の制御入力端子ＣＴにフィードバッ
クし、直流出力電圧を安定化する動作については前述の
従来例と同様である。

又制御回路１４は、第９図に示す構成と類伯した構成を
有し、ＶＩＮは電源端子、ＶＲは基準電圧端子、ＤＴは
休止期間制御端子、Ｇは接地端子、ＣＴは制御入力端子
、ＯＵＴは出力端子で、整流回路１８からの直流電圧が
電源端子ＶＴＮと接地端子Ｇとの間に印加され、基準電
圧端子ＶＲから基準電圧が出力され、抵抗Ｒ１，Ｒ２に
より分圧された電圧が、休止期間制御端子ＤＴに加えら
れ、且つその休止期間制御端子ＤＴに、ダイオードＤ１
とツェナーダイオードＺＤＩと抵抗Ｒ３とを介して直流
電圧が印加される。ダイオードＤ１は逆流防止用であり
、又ツェナーダイオードＺＤ１は、所定の直流電圧まで
は、休止期間制御端子ＤＴに一定の制御電圧を印加して
最小休止期間を一定とし、それ以上の直流電圧の場合に
、その直流電圧に比例した制御電圧を印加して、最小休
止期間を直流電圧に比例して長くする為のものである。

整流平滑回路１３から直流出力端子１６に出力される直
流出力電圧は、誤差増幅回路２１の基準電圧Ｖｒと比較
され、その誤差増幅信号がホトカプラ２０を介して制御
回路１４の制御入力端子ＣＴに加、えられ、設定された
直流出力電圧となるように、パルス幅制御によりスイッ
チングトランジスタ１２が制御回路１４によって制御さ
れる。そして、休止期間制御端子ＤＴに加えられる制御
電圧に対応して最小休止期間が制御されるから、整流回
路１８からの直流電圧（交流電源１７の電圧）を高くし
た場合には、最小休止期間が長くなるように制御され、
負荷短絡等の場合でも、スイッチングトランジスタ１２
のオン期間が長くなるのを防止して、トランス１１の鉄
心の磁気飽和を防止することができる。

第３図は最小休止期間の説明図であり、従来例に於いて
は、実線のように、入力電圧Ｖｉ、（直流電圧）に関係
なく、最小休止期間は一定に設定されているものである
が、本発明の実施例に於いては、鎖線で示すように、ツ
ェナーダイオードＺＤ１のツェナー電圧を基に設定した
電圧ｖＺ以上の入力電圧Ｖｉａとなると、その入力電圧
ｖ！７に比例して最小休止期間を長（するように制御す
るものである。

又回路１５に於けるツェナーダイオードＺＤＩを省略す
ることも可能であり、その場合は、入力電圧ＶＩｆｉ（
直流電圧）に最初から比例して最小休止期間を制御でき
ることになる。

第４図は本発明の他の実施例の要部ブロック図であり、
第２図と同一符号は同一部分を示す。この実施例は、制
御回路１４に対する補助電源回路を設けた場合を示し、
交流電源１７の交流電圧を補助トランス２１を介して整
流回路２２に加え、整流出力電圧をコンデンサ２３によ
り平滑化し、３端子レギユレータ２４により安定化した
直流電圧を制御回路１４の電源端子ＶＩＮに加える。

３端子レギユレータ２４は、設定直流出力電圧となるよ
うに、内部インピーダンスが制御される構成を有するも
のであり、比較的低電力用として多く採用されている。

又整流回路２２の出力電圧が交流電源１７の電圧に比例
するから、これを入力電圧として、ダイオードＤＩ、ツ
ェナーダイオードＺＤ１．抵抗Ｒ３を介して、制御回路
１４の休止期間制御端子ＤＴに加える。又基準電圧端子
ＶＲと接地端子Ｇとの間に抵抗Ｒ１，Ｒ２を接続し、そ
の抵抗Ｒ１，Ｒ２の接続点に休止期間制御端子ＤＴを接
続する。

従って、制御回路１４の出力端子ＯＵＴに接続されたス
イッチングトランジスタ（図示せず）の最小休止期間は
、入力電圧が所定値以上の時に、その入力電圧に比例し
て長くなるように制御されることになり、入力電圧が高
い場合でも、トランス（図示せず）の鉄心の磁気飽和を
防止することができる。

第５図は本発明の更に他の実施例の要部ブロック図であ
り、リンギングチョークコンバータ型の補助電源を用い
て制御回路１４に動作電圧を印加する実施例を示し、第
２図と同一符号は同一部分を示す。又２５はトランジス
タ、３１はトランス、Ｄ３〜Ｄ６はダイオードである。

整流回路１８からの直流電圧がスイッチングトランジス
タ１２を介してトランス１１の一次巻線に印加されるも
のであり、ａの電圧に対してダイオードＤ６の出力のｂ
の電圧が比例するから、制御回路１４の休止期間制御端
子ＤＴｐこ、ツェナーダイオードＺＤ１と抵抗Ｒ３とを
介して、入力電圧を加えることができる。従って、前述
の実施例と同様に、制御回路１４の出力端子ＯＵＴに接
続されたスイッチングトランジスタ１２の最小休止期間
を、入力電圧が所定値以上の時に、その入力電圧に比例
して長くなるように制御することができる。

本発明は、前述の実施例にのみ限定されるものではなく
、スイッチングトランジスタをパルス幅制御する構成の
スイッチングレギュレータに適用することができるもの
である。

〔発明の効果〕

以上説明したように、本発明は、制御回路４の休止期間
制御端子ＤＴに、入力電圧が高い時に最小休止期間が長
くなるような制御電圧を印加するものであり、それによ
って、最大出力時に於けるトランス１の磁束密度を、入
力電圧が最大の時でも、入力電圧が最小の時と同様な値
に制限することが可能となり、トランス１の鉄心を余分
に大きく設計する必要がなくなり、トランス１を小型化
することが可能となる。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の一実施
例のブロック図、第３図は本発明の実施例の最小休止期
間の説明図、第４図は本発明の他の実施例の要部ブロッ
ク図、第５図は本発明の更に他の実施例の要部ブロック
図、第６図は従来例の要部ブロック図、第７図はオン、
オフ期間の説明図、第８図は入力電圧によるオン期間の
変化説明図、第９図は制御回路の一例の要部ブロック図
である。 Ｉはトランス、２はスイッチングトランジスタ、３は整
流平滑回路、４は制御回路、５は回路、ＶＩＮは電源端
子、ＶＲは基準電圧端子、ＤＴは休止期間制御端子、Ｇ
は接地端子、ＤＡは誤差増幅入力端子、ＣＴは制御入力
端子、ＯＵＴは出力端子である。 特許出願人　　富士通電装株式会社 代理人弁理士　　　相　谷　昭　司 代理人弁理士　　　渡　邊　弘　− 第１図 本完明の実施例の最小休止期間の説明図第３図 本完明の他の実施例の要部フ゛ロック図本完明の更に他
の実施例の要部ブロック図第５図 従来例の要部ブロック図 第６図 オン、オフ期間の説明図 入力電圧によるオン期間の変化説明図 ａ 制御回路の一例の要部ブロック図 第９図

Claims (1)

1. 【特許請求の範囲】 トランス（１）の一次巻線に印加する直流電圧をスイッ
   チングトランジスタ（２）によりスイッチングし、該ト
   ランス（１）の二次巻線に誘起した電圧を整流平滑回路
   （３）により整流して直流出力電圧を負荷に供給し、制
   御回路（４）により検出した前記直流出力電圧と設定基
   準値とを比較して、該制御回路（４）の出力端子（ＯＵ
   Ｔ）から前記スイッチングトランジスタ（２）を制御し
   、前記直流出力電圧を一定化するスイッチングレギュレ
   ータに於いて、 前記スイッチングトランジスタ（２）の最小休止期間を
   決定する為の制御電圧を印加する前記制御回路（４）の
   休止期間制御端子（ＤＴ）に、前記トランス（１）の一
   次巻線に印加する直流電圧が高い時に前記最小休止期間
   が長くなるような制御電圧を印加する回路（５）を設け
   た ことを特徴とするスイッチングレギュレータ。