JPS642550Y2 - - Google Patents
Info
- Publication number
- JPS642550Y2 JPS642550Y2 JP1983036736U JP3673683U JPS642550Y2 JP S642550 Y2 JPS642550 Y2 JP S642550Y2 JP 1983036736 U JP1983036736 U JP 1983036736U JP 3673683 U JP3673683 U JP 3673683U JP S642550 Y2 JPS642550 Y2 JP S642550Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- converter
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 14
- 238000003079 width control Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 description 15
- 238000009499 grossing Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
本考案は、電圧の異なる複数の出力を、単一の
制御回路を用いて同時に安定化することのできる
スイツチング方式のDC−DCコンバータに関する
ものである。
制御回路を用いて同時に安定化することのできる
スイツチング方式のDC−DCコンバータに関する
ものである。
二以上の出力を有する比較的小出力のDC−DC
コンバータとして、例えば可飽和トランスを用い
たリンギングチヨークコンバータがある。従来の
この種のDC−DCコンバータの一例について述べ
ると、第1図に示すように、単一出力(+V1)
のパルス幅制御方式の可飽和型リンギングチヨー
クコンバータ(これを主回路1という)と、その
主トランスT1に、別の二次巻線を形成し、その
出力を整流平滑化し、別の安定化回路3で安定化
させて別の出力(+V2)を得る副回路2とを組
合せた構成である。つまり、主回路1では出力電
圧+V1を抵抗R1,R2で分割センスし、その
中点電位とツエナーダイオードZDによるツエナ
ー電圧(基準電圧)を比較し、その差分電圧をト
ランジスタQ3及び可飽和トランスT2を通して
制御用トランジスタQ2にフイードバツクし、発
振用トランジスタQ1のオン・オフのパルス幅を
コントロールして出力電圧を安定化するのであ
る。
コンバータとして、例えば可飽和トランスを用い
たリンギングチヨークコンバータがある。従来の
この種のDC−DCコンバータの一例について述べ
ると、第1図に示すように、単一出力(+V1)
のパルス幅制御方式の可飽和型リンギングチヨー
クコンバータ(これを主回路1という)と、その
主トランスT1に、別の二次巻線を形成し、その
出力を整流平滑化し、別の安定化回路3で安定化
させて別の出力(+V2)を得る副回路2とを組
合せた構成である。つまり、主回路1では出力電
圧+V1を抵抗R1,R2で分割センスし、その
中点電位とツエナーダイオードZDによるツエナ
ー電圧(基準電圧)を比較し、その差分電圧をト
ランジスタQ3及び可飽和トランスT2を通して
制御用トランジスタQ2にフイードバツクし、発
振用トランジスタQ1のオン・オフのパルス幅を
コントロールして出力電圧を安定化するのであ
る。
他方、副回路2では、独立に組込まれている三
端子レギユレータやチヨツパ等の安定化回路3に
よつて出力(+V2)の安定化がなされる。従つ
て、この様な副回路2を複数個並設すれば、3以
上の安定化された多出力を得ることも出来る。
端子レギユレータやチヨツパ等の安定化回路3に
よつて出力(+V2)の安定化がなされる。従つ
て、この様な副回路2を複数個並設すれば、3以
上の安定化された多出力を得ることも出来る。
しかしながら、この様な多出力型コンバータ
は、結果的には各出力回路に安定化回路をそれぞ
れ独立に設けねばならないため、全体的に見てど
うしても回路が複雑化することは避けられず、低
廉化及び小型化が難しい。特に安定化回路に三端
子レギユレータを用いた場合には、電力損失が大
きくなり、またチヨツパを用いた場合には、周波
数の異なる発振部が近接することになるため、相
互に影響を及ぼし合わないような対策も必要とな
り、その分だけ余計に小型化が難しくなるなどの
欠点がある。
は、結果的には各出力回路に安定化回路をそれぞ
れ独立に設けねばならないため、全体的に見てど
うしても回路が複雑化することは避けられず、低
廉化及び小型化が難しい。特に安定化回路に三端
子レギユレータを用いた場合には、電力損失が大
きくなり、またチヨツパを用いた場合には、周波
数の異なる発振部が近接することになるため、相
互に影響を及ぼし合わないような対策も必要とな
り、その分だけ余計に小型化が難しくなるなどの
欠点がある。
更には、主回路(+V1出力)において負荷が
軽くなり無負荷状態に近づくと、それによつて発
振用トランジスタQ1のパルス幅が狭くなる為、
その影響を受けて副回路2の出力電圧(+V2)
が低下するという欠点もある。
軽くなり無負荷状態に近づくと、それによつて発
振用トランジスタQ1のパルス幅が狭くなる為、
その影響を受けて副回路2の出力電圧(+V2)
が低下するという欠点もある。
本考案の目的は、上記のような従来技術の欠点
を解消し、電圧の異なる複数の出力を比較的安定
に制御することができ、しかも回路が簡単で、小
型化並びに低廉化を図ることが出来るような改良
されたDC−DCコンバータを提供することにあ
る。
を解消し、電圧の異なる複数の出力を比較的安定
に制御することができ、しかも回路が簡単で、小
型化並びに低廉化を図ることが出来るような改良
されたDC−DCコンバータを提供することにあ
る。
上記のような目的を達成するため、本考案は、
主トランス二次側の出力電圧を取出す回路、並び
にそれらの出力電圧を検知する回路等に様々な工
夫が施されている。即ち本考案は、トランスの一
次側に設けたスイツチング部と、トランスの二次
側に設けた複数の整流回路と、前記スイツチング
部のパルス幅を出力電圧に応じて制御し出力を安
定化させるパルス幅制御回路とを備えた多出力型
DC−DCコンバータにおいて、トランスの二次側
の整流回路は、複数の二次巻線を直列に接続して
高電圧側出力を低電圧側出力に上乗せして取出す
構成にするとともに、各整流回路の出力電圧を共
通抵抗を備えた分圧抵抗によつて同時に分割検知
し、該分割検知出力と基準電圧とを比較して、そ
の誤差により前記パルス幅制御回路を駆動するよ
うにしたことを特徴とするDC−DCコンバータで
ある。
主トランス二次側の出力電圧を取出す回路、並び
にそれらの出力電圧を検知する回路等に様々な工
夫が施されている。即ち本考案は、トランスの一
次側に設けたスイツチング部と、トランスの二次
側に設けた複数の整流回路と、前記スイツチング
部のパルス幅を出力電圧に応じて制御し出力を安
定化させるパルス幅制御回路とを備えた多出力型
DC−DCコンバータにおいて、トランスの二次側
の整流回路は、複数の二次巻線を直列に接続して
高電圧側出力を低電圧側出力に上乗せして取出す
構成にするとともに、各整流回路の出力電圧を共
通抵抗を備えた分圧抵抗によつて同時に分割検知
し、該分割検知出力と基準電圧とを比較して、そ
の誤差により前記パルス幅制御回路を駆動するよ
うにしたことを特徴とするDC−DCコンバータで
ある。
以下図面に基づき本考案について更に詳しく説
明する。第2図は本考案の一実施例を示す回路図
であり、2出力(+V1及び+V2)の可飽和型
リンギングチヨークコンバータの例である。周知
のように、リンギングチヨークコンバータは、ブ
ロツキング発振を利用した自励式スイツチングレ
ギユレータであり、部品点数が少なくてすむ利点
があるため、出力容量の小さい電源に良く利用さ
れている。主トランスT1の一次側は、第1図に
示した如き従来のものと全く同様であつて良い。
即ち、その主要部分はブロツキング発振回路(ス
イツチング部)で、主トランスT1の帰還巻線
Nbの誘起電圧を利用して発振用トランジスタQ
1をオン・オフさせて直流をスイツチングし、主
トランスT1のコレクタ巻線Ncと出力巻線とで
電圧変換し、その出力を取出すものである。
明する。第2図は本考案の一実施例を示す回路図
であり、2出力(+V1及び+V2)の可飽和型
リンギングチヨークコンバータの例である。周知
のように、リンギングチヨークコンバータは、ブ
ロツキング発振を利用した自励式スイツチングレ
ギユレータであり、部品点数が少なくてすむ利点
があるため、出力容量の小さい電源に良く利用さ
れている。主トランスT1の一次側は、第1図に
示した如き従来のものと全く同様であつて良い。
即ち、その主要部分はブロツキング発振回路(ス
イツチング部)で、主トランスT1の帰還巻線
Nbの誘起電圧を利用して発振用トランジスタQ
1をオン・オフさせて直流をスイツチングし、主
トランスT1のコレクタ巻線Ncと出力巻線とで
電圧変換し、その出力を取出すものである。
主トランスT1の出力回路は次の如くである。
低電圧側出力(+V1)は従来の場合と同様と考
えて良い。即ち主トランスT1の二次巻線N1に
誘起された出力をダイオードD1と平滑コンデン
サC1とで整流平滑化する構成である。これに対
して高電圧側の出力回路は、上記低電圧側出力に
別の二次巻線N2によつて得られる電圧を上乗せ
して取出す構成である。つまり、二次巻線N2の
一端は前記ダイオードD1のカソード端に接続さ
れ、他端は他のダイオードD2のアノード端に接
続されており、該ダイオードD2のカソード端と
OVラインとの間に他の平滑コンデンサC2が挿
入され、該平滑コンデンサC2の両端から高電圧
側出力(+V2)を取出すものである。
低電圧側出力(+V1)は従来の場合と同様と考
えて良い。即ち主トランスT1の二次巻線N1に
誘起された出力をダイオードD1と平滑コンデン
サC1とで整流平滑化する構成である。これに対
して高電圧側の出力回路は、上記低電圧側出力に
別の二次巻線N2によつて得られる電圧を上乗せ
して取出す構成である。つまり、二次巻線N2の
一端は前記ダイオードD1のカソード端に接続さ
れ、他端は他のダイオードD2のアノード端に接
続されており、該ダイオードD2のカソード端と
OVラインとの間に他の平滑コンデンサC2が挿
入され、該平滑コンデンサC2の両端から高電圧
側出力(+V2)を取出すものである。
出力電圧の安定化回路は次の如き構成である。
各整流回路の出力電圧は、共通抵抗R2を備えた
分圧抵抗によつて同時に分割検知される。つまり
低電圧側出力(+V1)は抵抗R1と共通抵抗R
2によつて分圧され、また高電圧側出力(+V
2)は抵抗R3及び共通抵抗R2によつて分圧さ
れる。そして、この共通抵抗R2の端子電圧Va
とツエナーダイオードZDのツエナー電圧Vzとを
トランジスタQ4で電圧比較する。その比較結果
に基づくパルス幅制御は、従来の場合と同様であ
る。即ち、得られた誤差電圧をトランジスタQ3
並びに可飽和トランスT2を介して制御用トラン
ジスタQ2にフイードバツクし、発振用トランジ
スタQ1のパルス幅をコントロールするのであ
る。
各整流回路の出力電圧は、共通抵抗R2を備えた
分圧抵抗によつて同時に分割検知される。つまり
低電圧側出力(+V1)は抵抗R1と共通抵抗R
2によつて分圧され、また高電圧側出力(+V
2)は抵抗R3及び共通抵抗R2によつて分圧さ
れる。そして、この共通抵抗R2の端子電圧Va
とツエナーダイオードZDのツエナー電圧Vzとを
トランジスタQ4で電圧比較する。その比較結果
に基づくパルス幅制御は、従来の場合と同様であ
る。即ち、得られた誤差電圧をトランジスタQ3
並びに可飽和トランスT2を介して制御用トラン
ジスタQ2にフイードバツクし、発振用トランジ
スタQ1のパルス幅をコントロールするのであ
る。
次に本回路の動作について簡単に説明する。主
トランスT1の一次側において、発振用トランジ
スタQ1は自励発振を繰返し、それによつて二次
巻線N1,N2には出力が誘起される。前述の如
く、低電圧側出力(+V1)は、二次巻線N1に
誘起された出力をダイオードD1で整流し、平滑
コンデンサC1で平滑して得られる。また高電圧
側出力(+V2)は、二次巻線N2に誘起されダ
イオードD2で整流された出力を前記低電圧側出
力(+V1)の上に上乗せした格好で、平滑コン
デンサC2によつて平滑されて得られる。これら
の出力電圧は抵抗R1,R2,R3の3本の抵抗
(但し抵抗R2は共通)で分割検知される。出力
電圧が高くなると、この中点電位Vaも上昇し、
それがツエナー電圧(基準電圧)Vzを越えると
トランジスタQ4に電流が流れ、トランジスタQ
3が導通し、可飽和トランスT2に電流が流れる
ため該可飽和トランスT2は飽和する。それによ
つて巻線のインダクタンスが小さくなるので制御
用トランジスタQ2のベース電位が上昇し、該ト
ランジスタQ2はオンとなる。つまり、トランジ
スタQ3がオンすると、発振用トランジスタQ1
のベース電流が制御用トランジスタQ2の方に流
れるため、発振用トランジスタQ1はオフするこ
とになる。次に発振用トランジスタQ1がオフし
続けて出力電圧が低下すると、可飽和トランスT
2は不飽和の領域に戻り、制御用トランジスタQ
2はオフし、発振用トランジスタQ1のベースに
電流が流れ、該発振用トランジスタQ1がオンと
なる。以上の繰返しでオン・オフのパルス幅制御
が行なわれる。
トランスT1の一次側において、発振用トランジ
スタQ1は自励発振を繰返し、それによつて二次
巻線N1,N2には出力が誘起される。前述の如
く、低電圧側出力(+V1)は、二次巻線N1に
誘起された出力をダイオードD1で整流し、平滑
コンデンサC1で平滑して得られる。また高電圧
側出力(+V2)は、二次巻線N2に誘起されダ
イオードD2で整流された出力を前記低電圧側出
力(+V1)の上に上乗せした格好で、平滑コン
デンサC2によつて平滑されて得られる。これら
の出力電圧は抵抗R1,R2,R3の3本の抵抗
(但し抵抗R2は共通)で分割検知される。出力
電圧が高くなると、この中点電位Vaも上昇し、
それがツエナー電圧(基準電圧)Vzを越えると
トランジスタQ4に電流が流れ、トランジスタQ
3が導通し、可飽和トランスT2に電流が流れる
ため該可飽和トランスT2は飽和する。それによ
つて巻線のインダクタンスが小さくなるので制御
用トランジスタQ2のベース電位が上昇し、該ト
ランジスタQ2はオンとなる。つまり、トランジ
スタQ3がオンすると、発振用トランジスタQ1
のベース電流が制御用トランジスタQ2の方に流
れるため、発振用トランジスタQ1はオフするこ
とになる。次に発振用トランジスタQ1がオフし
続けて出力電圧が低下すると、可飽和トランスT
2は不飽和の領域に戻り、制御用トランジスタQ
2はオフし、発振用トランジスタQ1のベースに
電流が流れ、該発振用トランジスタQ1がオンと
なる。以上の繰返しでオン・オフのパルス幅制御
が行なわれる。
前述のような共通抵抗を用いた電圧検知回路で
+V1,+V2の出力電圧を検知し一次側にフイ
ードバツクさせると、+V1の負荷変動、+V2の
負荷変動、或いは入力電圧変動に対して発振用ト
ランジスタQ1のパルス幅をコントロールするこ
とができる。実際に試作して測定した結果によれ
ば、低電圧側出力(+V1)及び高電圧側出力
(+V2)を同時に±3%程度の精度で安定化出
来ることが判明した。この種のDC−DCコンバー
タにおいては、通常の用途において、出力の安定
性はせいぜい±5%程度あれば良いので、上記±
3%という値は実用上充分な性能である。本回路
において2出力を同時に安定化させることが出来
る理由は次の如きものと考えられる。共通抵抗R
2の端子電圧Vaは、+V1に対しては抵抗R1,
R2で分圧された電位であり、+V2に対しては
抵抗R3,R2で分圧された電圧であるため(抵
抗R2は両者に共通)、+V1又はV2のどちらか
の出力が変化すると、大きく変化した方の電圧に
比例して発振用トランジスタQ1のパルス幅がコ
ントロールされるためである。また高電圧側出力
(+V2)は低電圧側出力(+V1)の上に上乗
せられた形になつているので、トランスの出力は
差分電圧△Vだけ出ればよく、±V1の安定化率
分だけ+V2の安定度が良くなるからである。
+V1,+V2の出力電圧を検知し一次側にフイ
ードバツクさせると、+V1の負荷変動、+V2の
負荷変動、或いは入力電圧変動に対して発振用ト
ランジスタQ1のパルス幅をコントロールするこ
とができる。実際に試作して測定した結果によれ
ば、低電圧側出力(+V1)及び高電圧側出力
(+V2)を同時に±3%程度の精度で安定化出
来ることが判明した。この種のDC−DCコンバー
タにおいては、通常の用途において、出力の安定
性はせいぜい±5%程度あれば良いので、上記±
3%という値は実用上充分な性能である。本回路
において2出力を同時に安定化させることが出来
る理由は次の如きものと考えられる。共通抵抗R
2の端子電圧Vaは、+V1に対しては抵抗R1,
R2で分圧された電位であり、+V2に対しては
抵抗R3,R2で分圧された電圧であるため(抵
抗R2は両者に共通)、+V1又はV2のどちらか
の出力が変化すると、大きく変化した方の電圧に
比例して発振用トランジスタQ1のパルス幅がコ
ントロールされるためである。また高電圧側出力
(+V2)は低電圧側出力(+V1)の上に上乗
せられた形になつているので、トランスの出力は
差分電圧△Vだけ出ればよく、±V1の安定化率
分だけ+V2の安定度が良くなるからである。
上記実施例は、過飽和型リンギングチヨークコ
ンバータを用いた2出力タイプのものであるが、
本考案は、かかる実施例のもののみに限定される
ものではないこと勿論である。例えば主トランス
の二次側巻線を増すことによつて、3出力以上の
場合にも適用することが可能であるし、他の方式
のスイツチングレギユレータにも本考案を適用す
ることが可能である。
ンバータを用いた2出力タイプのものであるが、
本考案は、かかる実施例のもののみに限定される
ものではないこと勿論である。例えば主トランス
の二次側巻線を増すことによつて、3出力以上の
場合にも適用することが可能であるし、他の方式
のスイツチングレギユレータにも本考案を適用す
ることが可能である。
本考案は上記のように構成したDC−DCコンバ
ータであるから、電圧の異なる複数の出力を単一
の安定化回路で比較的安定に制御でき、しかも回
路が極めて簡単であり、それ故、装置の小型化並
びに低廉化を図ることができるなど実用的効果は
極めて大である。
ータであるから、電圧の異なる複数の出力を単一
の安定化回路で比較的安定に制御でき、しかも回
路が極めて簡単であり、それ故、装置の小型化並
びに低廉化を図ることができるなど実用的効果は
極めて大である。
第1図は従来技術を示す回路図、第2図は本考
案に係るDC−DCコンバータの一実施例を示す回
路図である。 T1……主トランス、T2……過飽和トラン
ス、Q1……発振用トランジスタ、Q2……制御
用トランジスタ、R1,R3……抵抗、R2……
共通抵抗、ZD……ツエナーダイオード。
案に係るDC−DCコンバータの一実施例を示す回
路図である。 T1……主トランス、T2……過飽和トラン
ス、Q1……発振用トランジスタ、Q2……制御
用トランジスタ、R1,R3……抵抗、R2……
共通抵抗、ZD……ツエナーダイオード。
Claims (1)
- トランスの一次側に設けたスイツチング部と、
トランスの二次側に設けた複数の整流回路と、前
記スイツチング部のパルス幅を出力電圧に応じて
制御し出力を安定化させるパルス幅制御回路とを
備えた多出力型DC−DCコンバータにおいて、ト
ランスの二次側の整流回路は、複数の二次巻線を
直列に接続して高電圧側出力を低電圧側出力に上
乗せして取出す構成にするとともに、各整流回路
の出力電圧を共通抵抗を備えた分圧抵抗によつて
同時に分割検知し、該分割検知出力と基準電圧と
を比較して、その誤差により前記パルス幅制御回
路を駆動するようにしたことを特徴とするDC−
DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3673683U JPS59145290U (ja) | 1983-03-14 | 1983-03-14 | Dc−dcコンバ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3673683U JPS59145290U (ja) | 1983-03-14 | 1983-03-14 | Dc−dcコンバ−タ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59145290U JPS59145290U (ja) | 1984-09-28 |
JPS642550Y2 true JPS642550Y2 (ja) | 1989-01-20 |
Family
ID=30167401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3673683U Granted JPS59145290U (ja) | 1983-03-14 | 1983-03-14 | Dc−dcコンバ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59145290U (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5440439A (en) * | 1977-06-17 | 1979-03-29 | Lucas Industries Ltd | Electric lamp reflection device for automobile |
JPS5440439B2 (ja) * | 1976-10-18 | 1979-12-03 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6142166Y2 (ja) * | 1977-08-26 | 1986-12-01 |
-
1983
- 1983-03-14 JP JP3673683U patent/JPS59145290U/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5440439B2 (ja) * | 1976-10-18 | 1979-12-03 | ||
JPS5440439A (en) * | 1977-06-17 | 1979-03-29 | Lucas Industries Ltd | Electric lamp reflection device for automobile |
Also Published As
Publication number | Publication date |
---|---|
JPS59145290U (ja) | 1984-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3935526A (en) | DC-to-DC converter | |
JPH028549B2 (ja) | ||
US5383106A (en) | Regenerative control type switching power source device | |
US6909268B2 (en) | Current-mode switching regulator | |
US5005112A (en) | Regulated D.C.-D.C. power converter having multiple D.C. outputs | |
US4931918A (en) | Ringing choke converter | |
US6434027B1 (en) | Switching power supply having a plurality of output voltages and minimal number of terminals | |
JPS642550Y2 (ja) | ||
JPH0549257A (ja) | スイツチング電源装置 | |
JP3324096B2 (ja) | クロス・レギュレーション・チョークコイルを用いた多出力直流電源装置 | |
JPH07288976A (ja) | 多出力コンバータ | |
JPS6130961A (ja) | スイツチング制御型電源回路 | |
JP3508092B2 (ja) | 平均値整流回路及びスイッチング電源回路 | |
US4215391A (en) | Power conversion device | |
JP3377499B2 (ja) | スイッチング電源装置 | |
KR200155069Y1 (ko) | 출력전압 안정화 회로 | |
JP2850369B2 (ja) | 安定化電源回路 | |
JP2795232B2 (ja) | Dc−dcコンバータ | |
JPH04118786U (ja) | 安定化スイツチング電源装置 | |
JP2000324814A (ja) | スイッチング電源装置 | |
JP2554158B2 (ja) | マグアンプ回路 | |
JPH09266671A (ja) | スイッチング電源装置 | |
JPS6216793Y2 (ja) | ||
JPS6219105Y2 (ja) | ||
JPH0251358A (ja) | スイッチングレギュレータ |