JPH04150042A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04150042A JPH04150042A JP27458690A JP27458690A JPH04150042A JP H04150042 A JPH04150042 A JP H04150042A JP 27458690 A JP27458690 A JP 27458690A JP 27458690 A JP27458690 A JP 27458690A JP H04150042 A JPH04150042 A JP H04150042A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- molding
- semiconductor device
- resin
- molded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000011347 resin Substances 0.000 claims abstract description 18
- 229920005989 resin Polymers 0.000 claims abstract description 18
- 238000000465 moulding Methods 0.000 claims abstract description 14
- 238000007789 sealing Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 235000014676 Phragmites communis Nutrition 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装1の製造方法に間し、特にトランスフ
ァ成形方法を用いた樹脂封止型半導体装置の製造方法に
関する。
ァ成形方法を用いた樹脂封止型半導体装置の製造方法に
関する。
ハンディタイプの電子機器及び高密度実装化基板等に用
いられる樹脂封止型半導体装置の形状は、年々小型化の
方向へ進み、かつ、リード成形が要求されている。
いられる樹脂封止型半導体装置の形状は、年々小型化の
方向へ進み、かつ、リード成形が要求されている。
従来技術として、高周波ダイオード素子を樹脂封止した
樹脂封止型半導体装置を例にして従来技術を説明する。
樹脂封止型半導体装置を例にして従来技術を説明する。
第3図は従来の樹脂封止型半導体装置の一例の側面図で
ある。
ある。
樹脂封止型半導体装置のリード成形は、一般に、第3図
に示すように、定められたリード成形寸法にてローラ曲
げ、又は、ポンチ法により、所定の方法、形状に成形さ
れる。ここで、一般に、8寸法はモールド寸法プラス1
〜2mm程度、5寸法は0.5”0・1. d角度は3
〜5度である。
に示すように、定められたリード成形寸法にてローラ曲
げ、又は、ポンチ法により、所定の方法、形状に成形さ
れる。ここで、一般に、8寸法はモールド寸法プラス1
〜2mm程度、5寸法は0.5”0・1. d角度は3
〜5度である。
一般に、樹脂封止型半導体装置においては、リードの成
形寸法である8寸法、5寸法、C寸法、d角度のバラン
スが重要である。
形寸法である8寸法、5寸法、C寸法、d角度のバラン
スが重要である。
基板実装時においては、封止樹脂の外形が小さくなるに
つれ、リードの左右のアンバランスは、半田リフロー時
に半田の接着性を阻害するという問題点がある。
つれ、リードの左右のアンバランスは、半田リフロー時
に半田の接着性を阻害するという問題点がある。
また、リードネック部の強制成形は、リードネック部の
強度を弱めるという問題点もあった。
強度を弱めるという問題点もあった。
本発明の目的は、基板実装時に半田の接着性が良く、リ
ードネック部の強度を弱めることのない半導体装置の製
造方法を提供することにある。
ードネック部の強度を弱めることのない半導体装置の製
造方法を提供することにある。
本1発明は、樹脂封止工程後にリードの成形を行う工程
を含む半導体装置の製造方法において、前記樹脂封止工
程にて前記リードの成形を行う側の封止樹脂の外形を成
形後の前記リードの形状に合わせて成形し、前記封止樹
脂の成形後の外形に沿って前記リードの成形を行う。
を含む半導体装置の製造方法において、前記樹脂封止工
程にて前記リードの成形を行う側の封止樹脂の外形を成
形後の前記リードの形状に合わせて成形し、前記封止樹
脂の成形後の外形に沿って前記リードの成形を行う。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の第1の実施例の側面図である。
第1の実施例は、第1図に示すように、リードの外曲形
状の例で、まず、樹脂封止工程にてり一ド3の外曲形状
になるように台形状にした下部樹脂部2を形成する。
状の例で、まず、樹脂封止工程にてり一ド3の外曲形状
になるように台形状にした下部樹脂部2を形成する。
次に、この台形状にした側面をガイドとしてリード3を
ガイドに沿って第1成形を行う。
ガイドに沿って第1成形を行う。
次に、第2成形工程でフラットの加工を行いリード3の
成形を行うことにより、リード3ネツク部に無理な力が
かからず、左右バランスのとれた半導体装置が得られる
。
成形を行うことにより、リード3ネツク部に無理な力が
かからず、左右バランスのとれた半導体装置が得られる
。
第2図は本発明の第2の実施例の側面図である。
第2の実施例は、第2図に示すように、リード3の内油
形状の例で、リード3の成形方法は、第1の実施例と同
様に行い、同じ効果が得られる。
形状の例で、リード3の成形方法は、第1の実施例と同
様に行い、同じ効果が得られる。
以上説明したように本発明は、封止樹脂の側面形状を成
形しやすい形状とすることと、封止樹脂外形を基準にす
ることにより無理のないリード整形方法を得ることがで
き、左右のアンバランスがなく基板実装時に半田の接着
性の良い半導体装置を提供できる効果がある。
形しやすい形状とすることと、封止樹脂外形を基準にす
ることにより無理のないリード整形方法を得ることがで
き、左右のアンバランスがなく基板実装時に半田の接着
性の良い半導体装置を提供できる効果がある。
また、無理のないリード成形ができるので、リードネッ
ク部の強度を弱めることがないという効果もある。
ク部の強度を弱めることがないという効果もある。
第1図は本発明の第1の実施例の側面図、第2図は本発
明の第2の実施例の側面図、第3図は従来の半導体装1
の一例の側面図である。 1・・・上部樹脂部、2・・・下部樹脂部、3・・・リ
ード、a・・・成形全長寸法、b・・・リード長寸法、
C・・・平坦部寸法、d・・・成形角度。
明の第2の実施例の側面図、第3図は従来の半導体装1
の一例の側面図である。 1・・・上部樹脂部、2・・・下部樹脂部、3・・・リ
ード、a・・・成形全長寸法、b・・・リード長寸法、
C・・・平坦部寸法、d・・・成形角度。
Claims (1)
- 樹脂封止工程後にリードの成形を行う工程を含む半導体
装置の製造方法において、前記樹脂封止工程にて前記リ
ードの成形を行う側の封止樹脂の外形を成形後の前記リ
ードの形状に合わせて成形し、前記封止樹脂の成形後の
外形に沿って前記リードの成形を行うことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27458690A JPH04150042A (ja) | 1990-10-12 | 1990-10-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27458690A JPH04150042A (ja) | 1990-10-12 | 1990-10-12 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04150042A true JPH04150042A (ja) | 1992-05-22 |
Family
ID=17543808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27458690A Pending JPH04150042A (ja) | 1990-10-12 | 1990-10-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04150042A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0694936A1 (en) * | 1994-07-19 | 1996-01-31 | Nec Corporation | Trapezoid- or arc-shaped chip component |
JP7026865B1 (ja) * | 2021-05-17 | 2022-02-28 | 三菱電機株式会社 | パワーモジュール |
-
1990
- 1990-10-12 JP JP27458690A patent/JPH04150042A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0694936A1 (en) * | 1994-07-19 | 1996-01-31 | Nec Corporation | Trapezoid- or arc-shaped chip component |
JP7026865B1 (ja) * | 2021-05-17 | 2022-02-28 | 三菱電機株式会社 | パワーモジュール |
CN116724392A (zh) * | 2021-05-17 | 2023-09-08 | 三菱电机株式会社 | 功率模块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5139969A (en) | Method of making resin molded semiconductor device | |
EP1005085B1 (en) | Resin-encapsulated electronic device | |
EP0989608A3 (en) | Plastic integrated circuit device package and method of making the same | |
JPS6367762A (ja) | 樹脂封止半導体装置用リ−ドフレ−ム | |
JPH04150042A (ja) | 半導体装置の製造方法 | |
JPS60161646A (ja) | 半導体装置用リ−ドフレ−ム | |
JPS63187657A (ja) | 半導体装置の製造方法 | |
JPS62198143A (ja) | リ−ドフレ−ム | |
JPH03104148A (ja) | 半導体集積回路用パッケージ | |
JPH01146376A (ja) | チップled | |
JP3129066B2 (ja) | 半導体装置のパッケージ構造 | |
JPH0653399A (ja) | 樹脂封止型半導体装置 | |
JPS6223094Y2 (ja) | ||
JPH04171855A (ja) | 半導体装置用リードフレーム | |
JPH0642348Y2 (ja) | 半導体装置 | |
JPH0419804Y2 (ja) | ||
JPH0523549U (ja) | リードフレーム | |
JPH0290558A (ja) | リードフレーム | |
JPH033354A (ja) | 半導体装置 | |
JPH07176667A (ja) | 表面実装型半導体装置 | |
JP3057884B2 (ja) | リードフレーム | |
JPH05308116A (ja) | 半導体装置の製造方法 | |
JP2970849B1 (ja) | 半導体装置の製造方法 | |
JPH04170056A (ja) | 半導体装置 | |
JPH09129803A (ja) | ホール素子及びその製造方法 |