JPH0414890A - 混成集積回路基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、導体パターンを形成した絶縁基板上に厚膜素
子と薄膜素子とを形成する混成集積回路基板に関するも
のである。

〈従来の技術〉 従来、絶縁基板上に厚膜素子と薄膜素子とを形成する場
合には、例えば第４図に示すように、絶縁基板としての
セラミック基板１の一方の面（図では上面）に回路パタ
ーンとなる導体パターン４を形成し、この上にチップ抵
抗９やチップコンデンサ１５等の表面実装部品をはんだ
付は等により固定すると共に、他方の面（図では下面）
には、両側に薄膜電極１１を有する薄膜抵抗８を形成す
る。そして絶縁基板１１に設けたスルーホール１０を介
して上面側と下面側とを電気的に接続する構成が採られ
ている。

また、他の例として、第５図に示すように、絶縁基板１
の片面に前例と同様、導体パターン４゜厚膜抵抗９′及
び上部電極７を有する誘電体厚膜６等を形成し、この上
に絶縁層１２を形成し、さらにこの絶縁層１２の上面側
に薄膜電極１１を有する薄膜抵抗８を形成する。そして
、これらの電気的接続は、絶縁層１２に設けたスルーホ
ール１ｏを介して行うものである。

〈発明が解決しようとする課題〉 上述したように、絶縁基板上に厚膜素子と薄膜素子とを
配する場合、１枚の絶縁基板の表面側に厚膜素子、裏面
側に薄膜素子というように分けて配するか、絶縁層を介
して上層部と下層部とに分けて配す構成等が従来から採
用されており、画素子を同一面上に配することは行なわ
れていなし１のが現状である。この理由として （ａ）厚膜素子の焼成温度が８５０℃程度、薄膜素子の
形成時の温度が１５０〜２００℃程度と大きく相違する
こと。

（ｂ）厚膜素子はＡｇ／Ｐｄ電極、薄膜素子は（：　ｕ
／Ｃｒ電極と画素子の電極材料が相違すること。

等の問題点があった。前記（ａ）は、まず厚膜素子を焼
成し１次に薄膜素子を形成するなど工程上解決すること
は可能であるが、前記（ｂ）、即ち適用される素子の電
極材料が相違する点は解決できなかった。

また、電子回路基板の高密度実装化を進める上で、前述
のように絶縁基板の表裏面をスルーホールを介して電気
的に接続する場合、前記スルーホール及びその周辺に形
成するランドによって実装面が減少し、導体パターンの
収容性を阻害することになっていた。

さらにまた、各素子をはんだ付けによって導体パターン
上に固定しているが、工程不良の大半がはんだ付は不良
（短絡と断線）にあるのが現状であり、今後、回路素子
及び導体パターンの狭小化が更に進行した場合、はんだ
付は不良（特に短絡）の発生は不可避であり、はんだ付
けに代る新しい接続技術の開発が望まれていた。

本発明は前記欠点を解決すべくなされたものであり、そ
の目的は、スルーホールを介せずかつはんだ付手法を用
いることなしに、絶縁基板の同一面上に厚膜素子と薄膜
素子とが混在した混成集積回路基板を提供することにあ
る。

く課題を解決するための手段〉 本発明は上記目的に鑑みてなされたものであり、その要
旨は、金属有機物ペーストを用いて形成した複数の素子
電極上に厚膜素子及び薄膜素子を各々設け、前記各素子
間を導体パターンで接続することにより、絶縁基板の同
一面上に前記厚膜素子と薄膜素子とを混在させて実装す
る混成集積回路基板にある。

また、前記導体パターンは、金属有機物ペーストを用い
て焼成するか、又は厚膜ペーストを６００〜９００℃で
焼成して形成することも可能である。

なお、前記金属有機物ペーストとしては、Ａ　ｕ　。

Ａｇ＋　ｐｃｔ、Ｐｔ又はこれらを組み合せた合金の有
機化合物をペースト状にしたものが好ましい。

また、前記厚膜素子とは導体、抵抗体、誘電体等の回路
素子をスクリーン印刷法などによって８００〜８５０℃
程度で印刷焼成し形成する素子をいい、前記薄膜素子と
は真空装置内で蒸着、スパッタリング又は気相反応法、
陽極反応法などによって、導体、抵抗体、誘電体等の回
路素子を薄膜に形成する素子をいう、なお、薄膜素子の
形成時の温度は１５０〜２００℃程度である。

〈作用〉 ペースト状の前記金属有機物材料を印刷・焼成して、素
子電極を形成する。金属有機物材料を用いて形成した素
子電極は、厚膜及び薄膜の両方の素子に対してマツチン
グも良好であり、安定した電気的諸特性を発揮する。

〈実施例〉 本発明に係る混成集積回路基板Ａを添付図面に基づいて
説明する。

まず、絶縁基板としてのセラミック基板１上の片面に素
子電極部４ａと各素子間を電気的に接続する導体部４ｂ
（第２図参照）とからなる回路パターンとしての導体パ
ターン４を形成する。この形成に際しては金属有機物材
料としての金を含有した金レジネートペーストをスクリ
ーン印刷法或いはフォトエツチング法により、パターン
化し、８５０℃程度の高温で焼成し、形成する。

次に導体パターン４に、両端部が重なるように所定位置
に厚膜素子を形成する。形成する素子が抵抗体である場
合には、Ｒｕｂ□系、Ｐｂ２Ｒｕ、　ＯＩｉ、　、系等
の抵抗ペーストを用いて、また、コンデンサである場合
には、ペロジスカイ１−構造をもつＥｌａＴｉＯ，系の
誘電ペーストを用いて、スクリーン印刷法によりパター
ン印刷し、８５０℃程度で焼成する。なお、コンデンサ
の場合は、この焼成により形成した誘電体厚膜６上に上
部電極７を形成する。更にこれら厚膜素子の上を覆うよ
うにガラスコート５を施して厚膜抵抗体１３、厚膜コン
デンサ１４等の厚膜素子形成工程は終了する。

次に導体パターン４上にその両端部が重なるように薄膜
素子を形成する。薄膜は真空蒸着法等の従来の方法によ
り形成し、フォトエツチング法によりパターン化して、
薄膜抵抗８を形成する。

以上の工程により、セラミックス基板１の同一面上に厚
膜素子と薄膜素子とが混在した混成集積回路基板Ａを得
ることができる。

これ以降の工程は、従来の製法と同様であり、レーザ・
トリミングにより各素子の抵抗値、容量値を所望の値に
調整し、樹脂コートを施し、リードフレームを取付け、
モールドすればハイブリッドＩＣが完成する。

前記実施例では、金属有機物材料で形成する導体パター
ン４によって、素子電極部４ａと導体部４ｂとを同時に
形成したが、素子電極部４ａのみを前記金属有機物材料
によって形成することも可能である（第２図）。この場
合の形成工程は、まず、素子電極部４ａを８５０℃で焼
成して形成し、次に導体部４ｂをＡ　ｇ　、　Ａ　ｇ　
−Ｐ　ｄ　、　Ｃｕ系等の厚膜導電ペーストを用いてス
クリーン印刷法によりパターン印刷し、６００〜９００
℃程度で焼成し形成するものである（第３図）。これ以
降の工程は前記実施例と同様であるので、重複して説明
するのを避ける。

なお、厚膜導電ペーストとは、貴金属、酸化物、ガラス
のパウダーと液状の有機バインダを混合して作られたも
のであり、従来から厚膜導体として広く使用されている
ものである。

く効果〉 本発明に係る混成集積回路基板は、各素子電極を金属有
機物ペーストを用いて形成したので、絶縁基板の同一面
上に厚膜素子と薄膜素子とを混在させることができる。

従って、スルーホールを設ける必要がないため１表面実
装率を向上させることができると共に、はんだ付けによ
らず各素子を固定できるため、はんだ付は不良による部
品の不良発生率が改善され、また、より一層の高密度集
積化にも十分貢献することができる等、多くの効果が期
待できる。

【図面の簡単な説明】 第１図は本発明に係る混成集積回路基板を示す断面図、
第２図は素子電極部及び導体部を拡大して示す部分斜視
図、第３図は他の実施例の製造工程を示すフローチャー
ト、第４図及び第５図は従来の混成集積回路基板を示す
断面図である。 １・・セラミック基板、４・・導体パターン、４ａ・・
素子電極部、４ｂ・・導体部、Ａ・・混成集積回路基板
。

Claims (1)

1. 【特許請求の範囲】 １）金属有機物ペーストを用いて形成した複数の素子電
   極上に厚膜素子及び薄膜素子を各々設け、前記各素子間
   を導体パターンで接続することにより、絶縁基板の同一
   面上に前記厚膜素子と薄膜素子とを混在させて形成する
   ことを特徴とする混成集積回路基板。 ２）前記導体パターンは、金属有機物ペーストを用いて
   形成することを特徴とする請求項１記載の混成集積回路
   基板。 ３）前記導体パターンは、厚膜ペーストを６００〜９０
   ０℃で焼成し形成することを特徴とする請求項１記載の
   混成集積回路基板。