JPH04145622A - 半導体の表面処理方法 - Google Patents

半導体の表面処理方法

Info

Publication number
JPH04145622A
JPH04145622A JP26915790A JP26915790A JPH04145622A JP H04145622 A JPH04145622 A JP H04145622A JP 26915790 A JP26915790 A JP 26915790A JP 26915790 A JP26915790 A JP 26915790A JP H04145622 A JPH04145622 A JP H04145622A
Authority
JP
Japan
Prior art keywords
dry
semiconductor
etching
film
thin plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26915790A
Other languages
English (en)
Other versions
JP2940705B2 (ja
Inventor
Yasuhiko Nomura
康彦 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26915790A priority Critical patent/JP2940705B2/ja
Publication of JPH04145622A publication Critical patent/JPH04145622A/ja
Application granted granted Critical
Publication of JP2940705B2 publication Critical patent/JP2940705B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体表面の処理方法に関する。
(ロ)従来の技術 ガリウム・砒素(GaAs )からなる単結晶半導体の
表面をウェットエッチ後、硫化アンモニウム溶液に浸す
ことにより、GaAs表面に硫黄(S)の膜を被着すれ
ば、GJIA5表面が安定化することは既に知られてい
る(応用物理第58巻第9号(1989)P 1340
)、ここに表面の安定化とは、表面準位密度の低減をさ
す。
(ハ)発明が解決しようとする課題 GaAsに対する上記の安定化法は、他の化合物半導体
、特に、アルミニウム・ガリウム・砒素(AIGaAs
 )の安定化には有効でない。なぜなら1.JGaAs
表面をウェットエツチングする際に、Atが酸化し、A
fGaAs表面にAt酸化物が生成きれるため、斯る表
面にSを被着しても安定化の作用は、はとんど得られな
いのである。
本発明は、A4GaAs表面の安定化を効果的に行う方
法を提供するものである。
(ニ) 課題を解決するための手段 本発明の半導体の表面処理方法は、AIGaAsからな
る単結晶半導体の表面をドライエツチング装置内でエツ
チング後、前記装置内で引続き、前記表面にSの膜を被
着することを特徴とする。
(ホ〉作 用 本発明によれば、エツチング時及びその後Sの膜の被着
までの間、AIGaAs中のAtが酸化されることがな
い。
くべ)実施例 図は本発明方法を実施するためのドライエッチング装置
を示す、この装置は、周知のRIBE(反応性イオンビ
ームエツチング)装置とほぼ同様の構成を有する。EC
Rイオンソース(1)内に塩素((J、)ガス(2)と
マイクロ波(3)とが導入され、その結果生ずるC1.
プラズマが引出電極(4)によりビーム状に試料室(5
〉内に引き出される。
試料室(5)は排気路(6)を通じてタライオボンブに
より排気されている。半導体薄板(7)が試料支持体(
8)により支持され、試料室5内にて、当初、Chプラ
ズマビームを被曝する配置にある。
よって、半導体薄板(7〉の表面がドライエツチングさ
れる。
試料室(5)内には、更にS蒸発用セル(9)が設けら
れている。前記ドライエツチング後、試料支持体(8)
が回転し、半導体薄板(7)はセル(9)側に面する配
置となり、そこでセル(7)からSの蒸発が行われる。
よって、エツチングされた前記半導体薄板(7)表面に
Sの膜が被着されることとなる。
上記装置を用いたドライエツチングとS膜被着の操作例
を以下に、具体的に説明する。
半導体薄板(7)として、GaAs基板上にMBE(分
子線エピタキシヤル)法により厚さ10jmのAte、
aGae、sAsからなる単結晶半導体を形成したもの
が準備された。
ドライエツチング条件は、次の通りである。
マイクロ波(3)出カニ200W cl、ガス(2)導入圧カニ 6 X 10−”Pa引
き出し電極(4)における引き出し電圧:400■ 半導体薄板(7〉の温度:50℃ エツチング時間ニア分間 以上の条件下において、エツチングレートは0 、3 
jm/分であり、よって、半導体薄板(7〉のAfGa
Asは約2jmエツチングされる。
次いで、半導体薄板(7)をセル(9)側に面すると共
に、半導体薄板(7)の温度を25℃に下げ、その後、
セル(9)の温度を70°Cに上げた。この状態を3分
間維持することにより半導体薄板(7)のGaAlAs
表面にSの膜が被着される。
本実施例により得られたAl m 、 4Ga* 、 
sAsのホトルミネッセンス強度は、前記実施例と同一
の半導体薄板を従来の方法により安定化したAl e 
、 tGae 、 IASのホトルミネッセンス強度に
較べ、約30倍増大した。これは、本実施例による場合
、GaAfAsの表面準位密度のより大きな低下が得ら
れること、即ち、表面安定化がより効果的に行われるこ
とを示すものである。
尚、AfGaAsの表面は、Sの膜により被われている
限り、その後、空気中に曝されても安定化きれた状態に
ある。従って、次の処理のために、前記処理から取り出
し、任意の時に、AlGaAs表面のS膜を除去し、直
ちに、斯るAlGaAs表面に更に結晶成長を行えば、
清浄かつ、安定化されたままのAtGaAs表面に、後
続の結晶成長を行うことができる。
(ト)発明の効果 本発明によれば、GaAlAs表面がドライエツチング
され、更に同一装置内で引続いて、斯る表面にSの膜が
形成されるため、GaAjAsのAlが途中で酸化する
ことなく、GaAlAsの清浄な表面にSの膜が存在す
ることとなり、GaAlAs表面がSにより効果的に安
定化される。
【図面の簡単な説明】
図は本発明方法を実施するためのドライエツチング装置
の模式的断面図である。

Claims (1)

    【特許請求の範囲】
  1. (1)アルミニウム・ガリウム・砒素からなる単結晶半
    導体の表面をドライエッチング装置内でエッチング後、
    前記装置内で引続き、前記表面に硫黄の膜を被着するこ
    とを特徴とする半導体の表面処理方法。
JP26915790A 1990-10-05 1990-10-05 半導体の表面処理方法 Expired - Fee Related JP2940705B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26915790A JP2940705B2 (ja) 1990-10-05 1990-10-05 半導体の表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26915790A JP2940705B2 (ja) 1990-10-05 1990-10-05 半導体の表面処理方法

Publications (2)

Publication Number Publication Date
JPH04145622A true JPH04145622A (ja) 1992-05-19
JP2940705B2 JP2940705B2 (ja) 1999-08-25

Family

ID=17468471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26915790A Expired - Fee Related JP2940705B2 (ja) 1990-10-05 1990-10-05 半導体の表面処理方法

Country Status (1)

Country Link
JP (1) JP2940705B2 (ja)

Also Published As

Publication number Publication date
JP2940705B2 (ja) 1999-08-25

Similar Documents

Publication Publication Date Title
US6265322B1 (en) Selective growth process for group III-nitride-based semiconductors
JP3764792B2 (ja) 窒化物半導体のエッチング方法
JPH04145622A (ja) 半導体の表面処理方法
JPH03769B2 (ja)
JPH07211688A (ja) 化合物半導体基板の製造方法
JPH02143420A (ja) シリコン基板上のヘテロエピタキシャル膜の製造方法
JP2711475B2 (ja) 選択エピタキシャル成長法
JP2608448B2 (ja) GaAs基板の処理方法
JP2617485B2 (ja) ▲iii▼−v化合物半導体の熱処理方法
JP2714703B2 (ja) 選択エピタキシャル成長法
JP2917900B2 (ja) Iii −v族化合物半導体基板の表面処理方法
JPH03131593A (ja) エピタキシヤル成長用基板の前処理方法
JPH0243720A (ja) 分子線エピタキシャル成長方法
JPS6057634A (ja) 表面保護膜形成方法
JP2639376B2 (ja) Iii −v族化合物半導体の成長方法
JPH04155817A (ja) 化合物半導体基板の表面清浄化法
JPH04107918A (ja) 半導体装置の製造方法
JP2729866B2 (ja) 化合物半導体エピタキシャル成長方法
JPS6134926A (ja) 半導体単結晶成長装置
JPH04213825A (ja) 化合物半導体装置の製造方法
JP2717165B2 (ja) 化合物半導体の構造形成方法
JP2897107B2 (ja) 結晶成長方法
JPH01310538A (ja) 電極形成方法
JPS63222416A (ja) エピタキシヤル結晶製造方法
JPH05267793A (ja) 化合物半導体の結晶成長方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees