JPH04144144A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JPH04144144A JPH04144144A JP2266508A JP26650890A JPH04144144A JP H04144144 A JPH04144144 A JP H04144144A JP 2266508 A JP2266508 A JP 2266508A JP 26650890 A JP26650890 A JP 26650890A JP H04144144 A JPH04144144 A JP H04144144A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- diffusion
- electrode
- diffused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title description 2
- 229910000679 solder Inorganic materials 0.000 claims abstract description 63
- 238000009792 diffusion process Methods 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 238000002844 melting Methods 0.000 claims abstract description 19
- 230000008018 melting Effects 0.000 claims abstract description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052709 silver Inorganic materials 0.000 claims abstract description 9
- 239000004332 silver Substances 0.000 claims abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052802 copper Inorganic materials 0.000 claims abstract description 5
- 239000010949 copper Substances 0.000 claims abstract description 5
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 19
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 21
- 239000000758 substrate Substances 0.000 abstract description 20
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000007747 plating Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 239000000155 melt Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半田を用いた複数個の電子部品の実装方法、
特に、フ’Ｊ ｙブチンブ等の実装方法に関するもので
ある。
特に、フ’Ｊ ｙブチンブ等の実装方法に関するもので
ある。
（従来の技術）
従来、このような分野の技術としては、例えば■「ハイ
ブリッドマイクロエレクトロニクス」発行者 境 鶴雄
８発行所 ■ シーエムシー１９８５年９月２５日発行
、 Ｐ２Ｏ９−２１７、Ｐ２２４〜２２７■「はんだ付
は技術」著者 国中 和書２発行所総合電子出版社、昭
和５１年３月５日発行、 Ｐ、２６〜〜３５． Ｐ、４
０〜４９に記載されるものがあった。
ブリッドマイクロエレクトロニクス」発行者 境 鶴雄
８発行所 ■ シーエムシー１９８５年９月２５日発行
、 Ｐ２Ｏ９−２１７、Ｐ２２４〜２２７■「はんだ付
は技術」著者 国中 和書２発行所総合電子出版社、昭
和５１年３月５日発行、 Ｐ、２６〜〜３５． Ｐ、４
０〜４９に記載されるものがあった。
これまで、フェースダウン方式の半導体装方法として、
半田バンプを用いたフリップチップ実装方法がある。
半田バンプを用いたフリップチップ実装方法がある。
かかるフリップチップ実装方法は、第２図に示ずように
、半導体素子１の半導体′：１８ｉ２の上に形成した半
田バンブ３と、基板４上の基板電極５とを重ね合わせ、
これらを加熱することにより、半田バンブ３を溶融させ
、接続を行うようにしたものである。
、半導体素子１の半導体′：１８ｉ２の上に形成した半
田バンブ３と、基板４上の基板電極５とを重ね合わせ、
これらを加熱することにより、半田バンブ３を溶融させ
、接続を行うようにしたものである。
このようなハンプを用いるフリノブチンプ実装の利点と
して、（１）−度の半田ハンプ溶融により、多数個の接
続点を一括して接続できること。（２）半田バンブ溶融
による接続により、電気的接続と機械的接続ができるこ
と。（３）半田の表面張力を利用したセルフアライメン
ト効果が期待できること等が挙げられる。
して、（１）−度の半田ハンプ溶融により、多数個の接
続点を一括して接続できること。（２）半田バンブ溶融
による接続により、電気的接続と機械的接続ができるこ
と。（３）半田の表面張力を利用したセルフアライメン
ト効果が期待できること等が挙げられる。
（発明が解決しようとする課題）
しかしながら、１枚の基板上に、２個以上の半導体素子
を搭載する場合、特に、半導体素子が近い位置に配置さ
れている場合においては、新たに半導体素子を搭載しよ
うとして、半田ハンプを溶融するための熱を加えること
により、先に搭載さている半導体素子の半田バンブが再
度溶融し、半導体素子が位置ずれしたり、隣接する半田
バンブ同士がショートしてしまうという問題点があった
。
を搭載する場合、特に、半導体素子が近い位置に配置さ
れている場合においては、新たに半導体素子を搭載しよ
うとして、半田ハンプを溶融するための熱を加えること
により、先に搭載さている半導体素子の半田バンブが再
度溶融し、半導体素子が位置ずれしたり、隣接する半田
バンブ同士がショートしてしまうという問題点があった
。
本発明は、以上述べたように、複数個の電子部品、特に
半導体素子を搭載する際、半田ノ＼ンプの再溶融を防止
し、電子部品（半導体素子）が位置ずれしたり、ショー
トすることを防止し、信転性に優れた電子部品の実装方
法を提供することを目的とする。
半導体素子を搭載する際、半田ノ＼ンプの再溶融を防止
し、電子部品（半導体素子）が位置ずれしたり、ショー
トすることを防止し、信転性に優れた電子部品の実装方
法を提供することを目的とする。
（課題を解決するだめの手段）
本発明は、上記目的を達成するために、半田バンブを用
いた複数個の電子部品の実装方法において、表面に半田
中に拡散し易く、拡散により融点を上昇させる拡散金属
皮膜を電極に予め形成し、該電極と半田バンブとを接合
させるようにしたものである。
いた複数個の電子部品の実装方法において、表面に半田
中に拡散し易く、拡散により融点を上昇させる拡散金属
皮膜を電極に予め形成し、該電極と半田バンブとを接合
させるようにしたものである。
（作用）
本発明によれば、上記したように、半田ノλンプを用い
た素子の実装時に、半田中へ拡散し易く、拡散すること
によって、半田の融点が上昇する拡散金属（例えば、銀
、鉄、ニッケル、銅、金或いはこれらの合金）を、基板
電極上の接続部に予め、被着させておき、その後、素子
の搭載時に、半田ハンプを溶融させると共に、前記拡散
金属を半田ハンプ中へ拡散させることができる。即ち、
半田ハンプと半田中に拡散し易く、拡散により融点が上
がる拡散防止皮膜壱組み合わせ、これらを接合し、加熱
することにより、上記拡散金属皮膜を半田中に拡散させ
接続を行う。これにより、接続された半田は、半田中の
拡散金属含有率が、融点の高い所定の含有率と一致する
ので、融点が上昇し、以後、接続時の加熱では溶融しな
くなり、半田の再溶融に起因する位！ずれやショートを
防止することができる。
た素子の実装時に、半田中へ拡散し易く、拡散すること
によって、半田の融点が上昇する拡散金属（例えば、銀
、鉄、ニッケル、銅、金或いはこれらの合金）を、基板
電極上の接続部に予め、被着させておき、その後、素子
の搭載時に、半田ハンプを溶融させると共に、前記拡散
金属を半田ハンプ中へ拡散させることができる。即ち、
半田ハンプと半田中に拡散し易く、拡散により融点が上
がる拡散防止皮膜壱組み合わせ、これらを接合し、加熱
することにより、上記拡散金属皮膜を半田中に拡散させ
接続を行う。これにより、接続された半田は、半田中の
拡散金属含有率が、融点の高い所定の含有率と一致する
ので、融点が上昇し、以後、接続時の加熱では溶融しな
くなり、半田の再溶融に起因する位！ずれやショートを
防止することができる。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の実施例を示す電子部品の実装工程断面
図である。
図である。
ここでは、電子部品として、半田バンブ付半導体素子を
例に挙げて説明する。
例に挙げて説明する。
まず、第１図（２）に示すように、半導体素子１１上に
形成された半導体素子の電極１２の上にメツキ法等の方
法を用いて半田ハンプ１３を予め形成する。
形成された半導体素子の電極１２の上にメツキ法等の方
法を用いて半田ハンプ１３を予め形成する。
一方、アルミナ等の材料からなる基板１４上に、予めス
バ、夕で付けた厚さ１μｍの銅で回路形成した基板電極
１５上に、半田中に拡散し易く拡散により融点を上昇さ
せる金属、ここでは厚さｌＩＪｍのニッケル皮膜を介し
、厚さ２μｍの銀をメツキ法で着け、拡散金属皮膜１６
とした。ここで、厚さ１μｍのニッケル皮膜は、銀が銅
の中へ拡散しないように防ぐ拡散防止皮膜１６であり、
導体金属の組み合わせによっては、必ずしも必要ではな
い。
バ、夕で付けた厚さ１μｍの銅で回路形成した基板電極
１５上に、半田中に拡散し易く拡散により融点を上昇さ
せる金属、ここでは厚さｌＩＪｍのニッケル皮膜を介し
、厚さ２μｍの銀をメツキ法で着け、拡散金属皮膜１６
とした。ここで、厚さ１μｍのニッケル皮膜は、銀が銅
の中へ拡散しないように防ぐ拡散防止皮膜１６であり、
導体金属の組み合わせによっては、必ずしも必要ではな
い。
また、銀の膜厚は半田バンブ中に接続部の銀が全て拡散
した場合に、半田バンプ中のＡｇ含有率がおよそ８ｗｔ
％となるように設定した。
した場合に、半田バンプ中のＡｇ含有率がおよそ８ｗｔ
％となるように設定した。
次に、これらを接続するには、半田バンプ件の半導体素
子１１を圧接ツール（図示なし）に吸着し、拾い上げる
。そして、基板１４下面から２２０’Ｃに加熱している
基Ｆｉ１４上に、第１図（ｂ）に示すように、拡散金属
皮膜１６と半田バンブ１３の位置が一致するように位置
合わせをしてζ加圧しながら半導体素子１１と基板１４
とを接合し、３０秒はど保持した。その後、基板の加熱
を止め、冷却を行った。
子１１を圧接ツール（図示なし）に吸着し、拾い上げる
。そして、基板１４下面から２２０’Ｃに加熱している
基Ｆｉ１４上に、第１図（ｂ）に示すように、拡散金属
皮膜１６と半田バンブ１３の位置が一致するように位置
合わせをしてζ加圧しながら半導体素子１１と基板１４
とを接合し、３０秒はど保持した。その後、基板の加熱
を止め、冷却を行った。
この一連の操作により、第１図（ｃ）に示すように、半
田中に銀が拡散し、以後、この溶融半田ハンプ１７は２
２０°Ｃの基板加熱では溶融しなくなった。
田中に銀が拡散し、以後、この溶融半田ハンプ１７は２
２０°Ｃの基板加熱では溶融しなくなった。
このように、半田ハンプと半田中に拡散し易く、拡散に
より融点が上がる拡散金属皮膜を組み合わせ、これらを
接合し、加熱することにより、上記拡散金属皮膜を半田
中に拡散させ接続を行う。これにより、接続された半田
は、半田中の拡散金属含有率が、融点の高い所定の含を
率と一致するので、融点が上昇し、以後、接続時の加熱
では溶融しなくなり、半田の再溶融に起因する位置ずれ
やノッートが発生しなくなる。
より融点が上がる拡散金属皮膜を組み合わせ、これらを
接合し、加熱することにより、上記拡散金属皮膜を半田
中に拡散させ接続を行う。これにより、接続された半田
は、半田中の拡散金属含有率が、融点の高い所定の含を
率と一致するので、融点が上昇し、以後、接続時の加熱
では溶融しなくなり、半田の再溶融に起因する位置ずれ
やノッートが発生しなくなる。
なお、本実施例では、基板上へ半導体素子を実装する例
を用いて説明したが、電子部品としては、半導体素子に
限定されるものではない。
を用いて説明したが、電子部品としては、半導体素子に
限定されるものではない。
また、上記実施例においては、半田バンプを電子部品に
形成し、拡散金属皮膜を回路基板に設けるようにしてい
るが、これとは逆に、半田ハンプを回路基板上に形成し
、拡散金属皮膜を電子部品に設けるようにしてもよい。
形成し、拡散金属皮膜を回路基板に設けるようにしてい
るが、これとは逆に、半田ハンプを回路基板上に形成し
、拡散金属皮膜を電子部品に設けるようにしてもよい。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、半田バ
ンプと半田中に拡散し易く、拡散により融点が上がる拡
散金属皮膜を組み合わせ、これらを接合し、加熱するこ
とにより、上記拡散金属皮膜を半田中に拡散させ接続を
行うようにしたので、接続された半田は半田中の拡散金
属含有率が、融点の高い所定の含有率と一致することに
なり、融点が上昇し、以後、接続時の加熱では溶融しな
くなり、半田の再溶融に起因する位置ずれやシツートを
防止することができる。
ンプと半田中に拡散し易く、拡散により融点が上がる拡
散金属皮膜を組み合わせ、これらを接合し、加熱するこ
とにより、上記拡散金属皮膜を半田中に拡散させ接続を
行うようにしたので、接続された半田は半田中の拡散金
属含有率が、融点の高い所定の含有率と一致することに
なり、融点が上昇し、以後、接続時の加熱では溶融しな
くなり、半田の再溶融に起因する位置ずれやシツートを
防止することができる。
従って、信転性の高い！極の接続を行うことができる。
第１図は本発明の実施例を示す電子部品の実装工程断面
図、第２図は従来の電子部品の貫装説明図である。 １１・・・半導体素子、１２・・・半導体電極、１３・
・・半田／’１ンブ、１４・・・基板、１５・・・基板
電極、１６・・・拡散金属皮膜、１７・・・熔融半田バ
ンブ。 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外２名）第 図
図、第２図は従来の電子部品の貫装説明図である。 １１・・・半導体素子、１２・・・半導体電極、１３・
・・半田／’１ンブ、１４・・・基板、１５・・・基板
電極、１６・・・拡散金属皮膜、１７・・・熔融半田バ
ンブ。 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外２名）第 図
Claims (4)
- （１）半田バンプを用いた複数個の電子部品の実装方法
において、 （ａ）表面に半田中に拡散し易く、拡散により融点を上
昇させる拡散金属皮膜を電極に予め形成し、 （ｂ）該電極と半田バンプとを接合させることを特徴と
する電子部品の実装方法。 - （２）請求項１記載の電子部品の実装方法において、前
記拡散金属皮膜は銀、鉄、ニッケル、銅、金或いはこれ
らの合金からなることを特徴とする電子部品の実装方法
。 - （３）請求項１記載の電子部品の実装方法において、前
記半田バンプを電子部品に形成し、前記拡散金属皮膜を
回路基板に設けたことを特徴とする電子部品の実装方法
。 - （４）請求項１記載の電子部品の実装方法において、前
記半田バンプを回路基板に形成し、前記拡散金属皮膜を
電子部品に設けたことを特徴とする電子部品の実装方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266508A JPH04144144A (ja) | 1990-10-05 | 1990-10-05 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266508A JPH04144144A (ja) | 1990-10-05 | 1990-10-05 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04144144A true JPH04144144A (ja) | 1992-05-18 |
Family
ID=17431886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2266508A Pending JPH04144144A (ja) | 1990-10-05 | 1990-10-05 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04144144A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07226416A (ja) * | 1994-01-31 | 1995-08-22 | Internatl Business Mach Corp <Ibm> | 半導体チップパッケージおよびその製造方法 |
| JP2018152579A (ja) * | 2008-02-22 | 2018-09-27 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 半導体処理チャンバーのための銀リフレクタ |
-
1990
- 1990-10-05 JP JP2266508A patent/JPH04144144A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07226416A (ja) * | 1994-01-31 | 1995-08-22 | Internatl Business Mach Corp <Ibm> | 半導体チップパッケージおよびその製造方法 |
| JP2018152579A (ja) * | 2008-02-22 | 2018-09-27 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 半導体処理チャンバーのための銀リフレクタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| KR940004770A (ko) | 분리가능한 금속 결합 방법 | |
| JPH098447A (ja) | チップ実装回路カード構造 | |
| JP2017063180A (ja) | 合金のフリップチップ接合 | |
| JP2758053B2 (ja) | 単一軸状電気伝導部品の使用 | |
| US6127731A (en) | Capped solder bumps which form an interconnection with a tailored reflow melting point | |
| JPH04144144A (ja) | 電子部品の実装方法 | |
| JP3544439B2 (ja) | 接続ピンと基板実装方法 | |
| JP3257011B2 (ja) | 半導体装置の組立方法 | |
| JPH02144821A (ja) | ヒューズ形成方法 | |
| JPH0529363A (ja) | 配線基板 | |
| JPH09148693A (ja) | フリップチップ実装用基板及びその製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP3034126B2 (ja) | 端子の接合方法 | |
| KR100499336B1 (ko) | 플립칩 패키지소자와 제조방법 | |
| JPH03200343A (ja) | 半田バンプの形成方法 | |
| KR100499865B1 (ko) | 초음파 솔더링을 이용한 전자 패키지 및 그 패키징 방법 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH0218989A (ja) | 半田付け方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| EP3951842A3 (en) | Pre-plating of solder layer on solderable elements for diffusion soldering, corresponding circuit carrier and corresponding method of soldering electronic components | |
| JPH04335542A (ja) | 半導体装置の実装体 | |
| JPH10144721A (ja) | バンプ付きワークの半田付け方法 |