JPH10144721A - バンプ付きワークの半田付け方法 - Google Patents

バンプ付きワークの半田付け方法

Info

Publication number
JPH10144721A
JPH10144721A JP29473096A JP29473096A JPH10144721A JP H10144721 A JPH10144721 A JP H10144721A JP 29473096 A JP29473096 A JP 29473096A JP 29473096 A JP29473096 A JP 29473096A JP H10144721 A JPH10144721 A JP H10144721A
Authority
JP
Japan
Prior art keywords
gold
bump
work
solder
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29473096A
Other languages
English (en)
Other versions
JP2870506B2 (ja
Inventor
Hideki Nagafuku
秀喜 永福
Tadahiko Sakai
忠彦 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8294730A priority Critical patent/JP2870506B2/ja
Publication of JPH10144721A publication Critical patent/JPH10144721A/ja
Application granted granted Critical
Publication of JP2870506B2 publication Critical patent/JP2870506B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 金バンプの金が半田部に溶け込むのを防止し
て、金バンプを導通性よくしっかりと半田付けできるバ
ンプ付きワークの半田付け方法を提供することを目的と
する。 【解決手段】 ワーク11のパッド12上に中間層とし
てニッケル層14を形成し、表層として金層15を形成
する。次に金層15上に半田部16を形成すると、金層
15の金は半田部16の内部に溶け込んで消滅する。次
に半田部16にバンプ付きワーク17の金バンプ18を
搭載し、加熱炉で加熱して金バンプ18をボンディング
する。半田部16に溶け込んだ金は金バンプ18の金が
半田部16に溶け込むのを阻止する。したがって金バン
プ18に空隙が生じることはなく、導通性よくしっかり
半田付けできる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、金バンプをパッド
上の半田部で半田付けするバンプ付きワークの半田付け
方法に関するものである。
【0002】
【従来の技術】従来、フリップチップなどのバンプ付き
ワークのプリント基板などのワークへの半田付けは、次
のようにして行われていた。まずバンプ付きワークのバ
ンプまたはワークのパッド上に形成された半田部にフラ
ックスを塗布する。次にバンプを半田部に着地させてバ
ンプ付きワークをワーク上に搭載する。次にワークを加
熱炉へ送り、半田部をその融点(一般には200°C程
度)以上に加熱して溶融させ、次いで冷却することによ
り固化させる。以上によりバンプ付きワークをワークに
実装する。
【0003】図3は、以上のようにして半田付けされた
従来のバンプ付きワークの実装構造の部分断面図を示し
ている。図中、1はバンプ付きワークであって、その下
面にはバンプ2が突設されている。3はワークであっ
て、その表面の回路パターンのパッド4上にはバリヤと
してのニッケル層5が形成されており、ニッケル層5上
に形成された半田部6にバンプ2が半田付けされてい
る。7はワーク3のパッド4以外の表面を覆うレジスト
膜である。パッド4は、一般に銅で形成される。
【0004】
【発明が解決しようとする課題】バンプ付きワークのバ
ンプとしては、耐食性や導通性にすぐれていることか
ら、金バンプが多く用いられている。ところが金バンプ
の場合、上述のように加熱炉で加熱して半田部を溶融さ
せると、金バンプの表面部分の金は半田部に溶け込み、
その結果、パッドの表面には微細な空隙8が生じやすい
という問題点があった。この空隙8は、バンプ2のボン
ディング強度を低下させ、またバンプ2とパッド4の間
の導通性を悪化させる。さらには最悪の場合、バンプ2
の金は大量に半田部6に吸収されてバンプ2の体積は著
しく減少してしまい、バンプとしての機能を果せなくな
る。
【0005】したがって本発明は、金バンプの金が半田
部に溶け込むのを防止して、金バンプを導通性よくしっ
かりと半田付けできるバンプ付きワークの半田付け方法
を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、パッド上に表
層としての金層を形成した後、この金層上に半田部を形
成し、この半田部にバンプ付きワークの金バンプを搭載
して加熱し、半田部を接合させるようにした。
【0007】
【発明の実施の形態】上記構成の本発明において、パッ
ドの表層である金層上に半田部を形成すると、金層の金
は高温の半田部の内部に溶け込む。次いでこの半田部上
に金バンプを搭載すると、半田部の内部に溶け込んだ金
は、金バンプの金が半田部の内部に溶け込むのを阻止す
る。したがって金バンプに空隙が生じることはなく、金
バンプを導通性よくしっかり半田部にボンディングする
ことができる。
【0008】以下、本発明の実施の形態を図面を参照し
て説明する。図1は、本発明の一実施の形態のバンプ付
きワークの半田付け工程図、図2は同バンプ付きワーク
の実装構造の部分断面図である。
【0009】まず、図1の(a)〜(d)を参照して実
装工程を順に説明する。図1(a)において、ワーク1
1の上面には回路パターンの一部分であるパッド12が
形成されている。このパッド12は銅から成る。パッド
12以外のワーク11の表面にはレジスト膜13が形成
されている。
【0010】図1(b)に示すように、、パッド12上
に中間層としてニッケル層14を形成し、ニッケル層1
4上に表層としての金層15を形成する。ニッケル層1
4は、金層15の金とパッド12の銅が溶け合うのを防
止するバリヤとなる。このニッケル層14と金層15の
2層構造のメッキは、フラッシュメッキ処理により形成
することができる。
【0011】次に、図1(c)に示すように金層15上
に半田部16を形成する。すると金層15の金は高温の
半田部16の内部に速やかに溶け込んで金層15は消滅
する(図1(d)参照)。この半田部16は、メッキ手
段や半田レベラ手段やクリーム半田などにより形成され
る。半田と金は互いにぬれ性がきわめて良いという性質
があり、したがって半田部16はパッド12上にきわめ
て形状よく形成することができる。
【0012】以上のようにしてワーク11の処理を行っ
たならば、次に図1(d)に示すようにバンプ付きワー
ク17の金バンプ18を半田部16上に着地させてバン
プ付きワーク17をワーク11上に搭載する。この場
合、望ましくは金バンプ18を半田部16に強く押し付
けて図示するように金バンプ18を半田部16の内部に
埋入させる。なおバンプ付きワークのワークへの搭載
は、例えば特開平2−56944号公報などに記載され
た実装装置により行う。
【0013】以上のようにしてバンプ付きワーク17を
ワーク11に搭載したならば、半田部16の加熱処理を
行う。この加熱処理は、一般にはワーク11を加熱炉内
へ送り、ワーク11やバンプ付きワーク17を加熱する
ことにより行われる。半田部16をその融点(一般には
200°C程度)以上まで加熱すると、半田部16は溶
融し、続いて冷却すると半田部16は固化し、金バンプ
18は半田部16に接合してボンディングされる。
【0014】図2は、以上のようにして金バンプ18を
半田付けした実装構造を示している。半田部16内に溶
け込んだ金は、金バンプ18の金が半田部16内に溶け
込むのを阻止する。したがって図3に示す従来例のよう
に金バンプ18に空隙が生じることはなく、金バンプ1
8をしっかり半田部16にボンディングできる。
【0015】なお本発明者が行った実験結果によれば、
金層15は0.1μm以下のごく薄いものでも十分な上
記効果が得られた。ただし半田部16の厚さが厚すぎる
と、半田部16に溶け込む金の濃度が低くなってその効
果は低下するので、半田部16の厚さは50μm以下に
することが望ましい。また金バンプ18を半田部16に
接合する方法としては、金バンプ18と半田部16を圧
接した状態で超音波振動を加えて行ってもよく、必ずし
も半田部16を溶融させて接合しなくてもよい。
【0016】
【発明の効果】本発明によれば、きわめて簡単な方法に
より、金バンプの金が半田部に溶け込んで空隙を生じる
のを解消し、金バンプを導通性よくしっかり半田付けす
ることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態のバンプ付きワークの半
田付け工程図
【図2】本発明の一実施の形態のバンプ付きワークの実
装構造の部分断面図
【図3】従来のバンプ付きワークの実装構造の部分断面
【符号の説明】
11 ワーク 12 パッド 14 ニッケル層 15 金層 16 半田部 17 バンプ付きワーク 18 金バンプ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】ワークのパッド上に形成された半田部でバ
    ンプ付きワークの金バンプを半田付けするバンプ付きワ
    ークの半田付け方法であって、前記パッド上に表層とし
    ての金層を形成した後、この金層上に半田部を形成し、
    この半田部にバンプ付きワークの金バンプを搭載して加
    熱し、前記半田部を接合させることを特徴とするバンプ
    付きワークの半田付け方法。
JP8294730A 1996-11-07 1996-11-07 バンプ付きワークの半田付け方法 Expired - Lifetime JP2870506B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8294730A JP2870506B2 (ja) 1996-11-07 1996-11-07 バンプ付きワークの半田付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8294730A JP2870506B2 (ja) 1996-11-07 1996-11-07 バンプ付きワークの半田付け方法

Publications (2)

Publication Number Publication Date
JPH10144721A true JPH10144721A (ja) 1998-05-29
JP2870506B2 JP2870506B2 (ja) 1999-03-17

Family

ID=17811570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8294730A Expired - Lifetime JP2870506B2 (ja) 1996-11-07 1996-11-07 バンプ付きワークの半田付け方法

Country Status (1)

Country Link
JP (1) JP2870506B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799337A1 (fr) * 1999-10-05 2001-04-06 St Microelectronics Sa Procede de realisation de connexions electriques sur la surface d'un boitier semi-conducteur a gouttes de connexion electrique
US8710642B2 (en) 2011-03-25 2014-04-29 Fujitsu Semiconductor Limited Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799337A1 (fr) * 1999-10-05 2001-04-06 St Microelectronics Sa Procede de realisation de connexions electriques sur la surface d'un boitier semi-conducteur a gouttes de connexion electrique
EP1091627A1 (fr) * 1999-10-05 2001-04-11 STMicroelectronics SA Procédé de réalisation de connexions électriques sur la surface d'un boítier semi-conducteur à gouttes de connexion électrique
US8710642B2 (en) 2011-03-25 2014-04-29 Fujitsu Semiconductor Limited Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus

Also Published As

Publication number Publication date
JP2870506B2 (ja) 1999-03-17

Similar Documents

Publication Publication Date Title
US6504242B1 (en) Electronic assembly having a wetting layer on a thermally conductive heat spreader
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
KR101140518B1 (ko) 배선 기판 및 반도체 장치
KR940004770A (ko) 분리가능한 금속 결합 방법
JP2758053B2 (ja) 単一軸状電気伝導部品の使用
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JPH02117772A (ja) 金属表面の結合方法
JP3998484B2 (ja) 電子部品の接続方法
US20020029905A1 (en) Method for manufacturing modular board
JPH10144721A (ja) バンプ付きワークの半田付け方法
JP2828069B2 (ja) バンプ付きワークの半田付け方法
JP3346216B2 (ja) プリント配線板
JP2008192833A (ja) 半導体装置の製造方法
JP2827965B2 (ja) ボールグリッドアレイ実装方式
JP3405136B2 (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JP3402620B2 (ja) ベアチップの高密度実装方法
JPH06140540A (ja) ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法
JP2002368038A (ja) フリップチップ実装方法
JP3269398B2 (ja) バンプ付きワークの半田付け方法
JPH10144850A (ja) 接続ピンと基板実装方法
JPH0951049A (ja) はんだ付け方法
JP2848373B2 (ja) 半導体装置
JPH11224886A (ja) 半導体素子の実装構造
JPS63126240A (ja) 電子部品の実装方法
JP3367416B2 (ja) 半田バンプの形成方法および半田バンプの実装方法ならびに半田接合構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080108

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100108

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110108

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110108

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120108

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 14

EXPY Cancellation because of completion of term