JPH04142635A - プロセッサの異常動作検出装置 - Google Patents
プロセッサの異常動作検出装置Info
- Publication number
- JPH04142635A JPH04142635A JP2267249A JP26724990A JPH04142635A JP H04142635 A JPH04142635 A JP H04142635A JP 2267249 A JP2267249 A JP 2267249A JP 26724990 A JP26724990 A JP 26724990A JP H04142635 A JPH04142635 A JP H04142635A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- power consumption
- abnormal operation
- predetermined range
- detecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 title claims abstract description 26
- 238000001514 detection method Methods 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000012546 transfer Methods 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Debugging And Monitoring (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プロセッサの異常動作検出装置Ｃ−関する
ものである。
ものである。
従来、プロセッサの異常動作検出は、ウォッチドッグタ
イマにより広く行われている。つまり、ウォッチドッグ
タイマと言われる、ソフトウェアによる一定間隔のパル
スの入力の監視により行ってきた。
イマにより広く行われている。つまり、ウォッチドッグ
タイマと言われる、ソフトウェアによる一定間隔のパル
スの入力の監視により行ってきた。
ところが、この方法では、ソフトウェアの動作全てが監
視できるのではなく、ウォッチドッグタイマに係わる部
分のみのチエツクを行うため異常検出が必ずしも行われ
ているわけではなかった。
視できるのではなく、ウォッチドッグタイマに係わる部
分のみのチエツクを行うため異常検出が必ずしも行われ
ているわけではなかった。
つまり、ハード的に異常が発生してもウォッチドッグタ
イマ部分が正常に動作していれば異常とは判断されなか
った。
イマ部分が正常に動作していれば異常とは判断されなか
った。
この発明の目的は、常に異常動作を確実に検出できるプ
ロセッサの異常動作検出装置を提供することにある。
ロセッサの異常動作検出装置を提供することにある。
この発明は、プロセッサの所定のプログラム実行に伴う
当該プロセッサの消費電力を検出する消費電力検出手段
と、プロセッサ内に設けられ、前記消費電力検出手段に
て検出されたプロセッサのプログラム実行に伴う消費電
力が、所定の範囲内に入っているか否かを判定し、所定
の範囲内に入っていないとプロセッサに異常動作が発生
したと判定する異常動作検出手段とを備えたプロセッサ
の異常動作検出装置をその要旨とするものである。
当該プロセッサの消費電力を検出する消費電力検出手段
と、プロセッサ内に設けられ、前記消費電力検出手段に
て検出されたプロセッサのプログラム実行に伴う消費電
力が、所定の範囲内に入っているか否かを判定し、所定
の範囲内に入っていないとプロセッサに異常動作が発生
したと判定する異常動作検出手段とを備えたプロセッサ
の異常動作検出装置をその要旨とするものである。
異常動作検出手段は、消費電力検出手段にて検出された
プロセッサのプログラム実行に伴う消費電力が、所定の
範囲内に入っているか否かを判定し、所定の範囲内に入
っていないとプロセッサに異常動作が発生したと判定す
る。
プロセッサのプログラム実行に伴う消費電力が、所定の
範囲内に入っているか否かを判定し、所定の範囲内に入
っていないとプロセッサに異常動作が発生したと判定す
る。
以下、この発明を具体化した一実施例を図面に従って説
明する。
明する。
第１図に示すように、１つの半導体チップ１には、プロ
セッサ２と、消費電力検出・比較回路３とが形成されて
いる。そして、プロセッサ２には電源装置４のプラス端
子が消費電力検出・比較回路３を介して接続されるとと
もに、電源装置４のマイナス端子が接続されている。
セッサ２と、消費電力検出・比較回路３とが形成されて
いる。そして、プロセッサ２には電源装置４のプラス端
子が消費電力検出・比較回路３を介して接続されるとと
もに、電源装置４のマイナス端子が接続されている。
第２図には消費電力検出・比較回路３を示す。
電源装置４のプラス端子とプロセッサ２との間には消費
電力検出用抵抗５か挿入され、消費電力検出用抵抗５と
プロセッサ２との間の接続点ａにはコンパレータ６の反
転入力端子が接続されている。
電力検出用抵抗５か挿入され、消費電力検出用抵抗５と
プロセッサ２との間の接続点ａにはコンパレータ６の反
転入力端子が接続されている。
一方、電源Ｖｃｃに対し抵抗７とトランジスタ８と抵抗
９か直列に接続され、トランジスタ８と抵抗９との間の
接続点すがコンパレータ６の非反転入力端子に接続され
ている。又、抵抗７とトランジスタ８の直列回路には、
抵抗１０とトランジスタ１１の直列回路、抵抗１２とト
ランジスタ１３の直列回路、抵抗１４とトランジスタ１
５の直列回路がそれぞれ並列に接続されている。各トラ
ンジスタ８．１１，１３．１５のゲート端子はプロセッ
サ２と接続されている。つまり、接続点すには、トラン
ジスタ８をオンすると抵抗７，９による分圧Ｖｌが、ト
ランジスタ１１をオンすると抵抗ｌ０７９による分圧Ｖ
２ （＞Ｖｌ）が、トランジスタ１３をオンすると抵抗
１２，９による分圧Ｖ３ （＞Ｖ２）が、トランジスタ
１５をオンすると抵抗１４，９による分圧Ｖ４ （＞Ｖ
３）が、それぞれ印加される。
９か直列に接続され、トランジスタ８と抵抗９との間の
接続点すがコンパレータ６の非反転入力端子に接続され
ている。又、抵抗７とトランジスタ８の直列回路には、
抵抗１０とトランジスタ１１の直列回路、抵抗１２とト
ランジスタ１３の直列回路、抵抗１４とトランジスタ１
５の直列回路がそれぞれ並列に接続されている。各トラ
ンジスタ８．１１，１３．１５のゲート端子はプロセッ
サ２と接続されている。つまり、接続点すには、トラン
ジスタ８をオンすると抵抗７，９による分圧Ｖｌが、ト
ランジスタ１１をオンすると抵抗ｌ０７９による分圧Ｖ
２ （＞Ｖｌ）が、トランジスタ１３をオンすると抵抗
１２，９による分圧Ｖ３ （＞Ｖ２）が、トランジスタ
１５をオンすると抵抗１４，９による分圧Ｖ４ （＞Ｖ
３）が、それぞれ印加される。
このようにして、各トランジスタ８，１１，１３．１５
を選択的にオン動作させることにより、コンパレータ６
の非反転入力端子への電圧を４種類選択できる。
を選択的にオン動作させることにより、コンパレータ６
の非反転入力端子への電圧を４種類選択できる。
又、コンパレータ６の出力端子はプロセッサ２と接続さ
れている。
れている。
次に、プロセッサ２の動作を、第３図に示すフローチャ
ートと第４図に示すタイムチャートを用いて説明する。
ートと第４図に示すタイムチャートを用いて説明する。
プロセッサ２はステップ１００で通常処理ルーチンを実
行しく第４図中、ｔｌのタイミングまで）、その後、ス
テップ２００で消費電力検出用パターンを設定し、第４
図でのｔ２〜ｔ３でホールト命令（ＨＡＬＴ命令）を、
ｔ４〜ｔ５で割り込み受付処理プログラムを、ｔ５〜ｔ
６で転送命令（ＭＯＶ命令）を行わせる。
行しく第４図中、ｔｌのタイミングまで）、その後、ス
テップ２００で消費電力検出用パターンを設定し、第４
図でのｔ２〜ｔ３でホールト命令（ＨＡＬＴ命令）を、
ｔ４〜ｔ５で割り込み受付処理プログラムを、ｔ５〜ｔ
６で転送命令（ＭＯＶ命令）を行わせる。
この際、プロセッサ２はホールト命令を実行するときに
トランジスタ８，１１，１３．１５を選択的にオン動作
させ、消費電力検出・比較回路３のコンパレータ６での
しきい値を変更する。消費電力検出・比較回路３におい
ては、コンパレータ６によりこのホールト命令を実行し
ているときの消費電力に応じた電圧値と、予め定めた４
種類のしきい値（電圧値）Ｖｌ〜Ｖ４を比較してその比
較結果をプロセッサ２に出力する。
トランジスタ８，１１，１３．１５を選択的にオン動作
させ、消費電力検出・比較回路３のコンパレータ６での
しきい値を変更する。消費電力検出・比較回路３におい
ては、コンパレータ６によりこのホールト命令を実行し
ているときの消費電力に応じた電圧値と、予め定めた４
種類のしきい値（電圧値）Ｖｌ〜Ｖ４を比較してその比
較結果をプロセッサ２に出力する。
同様に、プロセッサ２は割り込み受付処理プログラムを
実行するときにトランジスタ８．［１゜１３．１５を選
択的にオン動作させ、コンパレータ６のしきい値を変更
する。消費電力検出・比較回路３においては、コンパレ
ータ６によりこの割り込み受付処理プログラムを実行し
ているときの消費電力に応じた電圧値と、４種類のしき
い値（電圧値）Ｖｌ〜■４を比較してその比較結果をプ
ロセッサ２に出力する。
実行するときにトランジスタ８．［１゜１３．１５を選
択的にオン動作させ、コンパレータ６のしきい値を変更
する。消費電力検出・比較回路３においては、コンパレ
ータ６によりこの割り込み受付処理プログラムを実行し
ているときの消費電力に応じた電圧値と、４種類のしき
い値（電圧値）Ｖｌ〜■４を比較してその比較結果をプ
ロセッサ２に出力する。
さらに、プロセッサ２は転送命令を実行するときにトラ
ンジスタ８，１１，１３．１５を選択的にオン動作させ
、コンパレータ６のしきい値を変更する。消費電力検出
・比較回路３においては、コンパレータ６によりこの転
送命令を実行しているときの消費電力に応じた電圧値と
、４種類のしきい値（電圧値）Ｖｌ〜ｖ４を比較してそ
の結果をプロセッサ２に出力する。
ンジスタ８，１１，１３．１５を選択的にオン動作させ
、コンパレータ６のしきい値を変更する。消費電力検出
・比較回路３においては、コンパレータ６によりこの転
送命令を実行しているときの消費電力に応じた電圧値と
、４種類のしきい値（電圧値）Ｖｌ〜ｖ４を比較してそ
の結果をプロセッサ２に出力する。
そして、プロセッサ２はステップ３００で消費電力に応
じた電圧値が所定範囲に入っているか否か判断する。つ
まり、第４図においてホールト命令実行時の電圧がｖｌ
とＶ２の間にあるとともに、割り込み受付処理プログラ
ムと転送命令の実行時の電圧がＶ３とＶ４の間にあるか
否か判断する。
じた電圧値が所定範囲に入っているか否か判断する。つ
まり、第４図においてホールト命令実行時の電圧がｖｌ
とＶ２の間にあるとともに、割り込み受付処理プログラ
ムと転送命令の実行時の電圧がＶ３とＶ４の間にあるか
否か判断する。
プロセッサ２はステップ３００で消費電力に応じた電圧
値が所定範囲に入っているとステップ１００に戻り、ｔ
７・以降で通常処理ルーチンを実行する。
値が所定範囲に入っているとステップ１００に戻り、ｔ
７・以降で通常処理ルーチンを実行する。
又、プロセッサ２はステップ３００で消費電力に応じた
電圧値が所定範囲に入っていないとステップ４００で異
常処理を行う。
電圧値が所定範囲に入っていないとステップ４００で異
常処理を行う。
このように本実施例では、消費電力検出・比較回路３（
消費電力検出手段）がプロセッサ２の所定のプログラム
実行に伴うプロセッサ２の消費電力を検出し、プロセッ
サ２（異常動作検出手段）は、３種類の消費電力検出用
プログラム実行に伴う消費電力が、所定の範囲内に入っ
ているか否かを判定し、所定の範囲内に入っていないと
プロセッサ２に異常動作か発生したと判定する。
消費電力検出手段）がプロセッサ２の所定のプログラム
実行に伴うプロセッサ２の消費電力を検出し、プロセッ
サ２（異常動作検出手段）は、３種類の消費電力検出用
プログラム実行に伴う消費電力が、所定の範囲内に入っ
ているか否かを判定し、所定の範囲内に入っていないと
プロセッサ２に異常動作か発生したと判定する。
その結果、従来でのウォッチドッグタイマではソフトウ
ェアの動作全てが監視できるのではなく、ウォッチドッ
グタイマに係わる部分のみのチエツクを行うため異常検
出が確実に行われなかったが、本実施例では、ハード的
に異常が発生しても確実に異常を検出できることとなる
。又、動作はソフトウェアで制御されるにもかかわらず
、異常検出の方法としては、ハードウェア全体に関連す
る消費電力を用いているため、使いやすく低コストであ
るとともに検出能力が高くなる。又、特別の電力測定用
パターンではなく、通常処理に用いられるパターン（ホ
ールト命令、割り込み受付処理プログラム、転送命令）
を用いて容易に測定できる。
ェアの動作全てが監視できるのではなく、ウォッチドッ
グタイマに係わる部分のみのチエツクを行うため異常検
出が確実に行われなかったが、本実施例では、ハード的
に異常が発生しても確実に異常を検出できることとなる
。又、動作はソフトウェアで制御されるにもかかわらず
、異常検出の方法としては、ハードウェア全体に関連す
る消費電力を用いているため、使いやすく低コストであ
るとともに検出能力が高くなる。又、特別の電力測定用
パターンではなく、通常処理に用いられるパターン（ホ
ールト命令、割り込み受付処理プログラム、転送命令）
を用いて容易に測定できる。
尚、この発明は上記実施例に限定されるものではなく、
例えば、上記実施例では消費電力検出用パターンとして
ホールト命令と割り込み受付処理プログラムと転送命令
との３つを用いたが、１つだけでもよい。
例えば、上記実施例では消費電力検出用パターンとして
ホールト命令と割り込み受付処理プログラムと転送命令
との３つを用いたが、１つだけでもよい。
又、上記実施例では消費電力（電圧）は上限及び下限を
有する領域（Ｖ １−Ｖ ２、及びｖ３〜Ｖ４）とした
か、上限のみの領域や下限のみの領域としてもよい。
有する領域（Ｖ １−Ｖ ２、及びｖ３〜Ｖ４）とした
か、上限のみの領域や下限のみの領域としてもよい。
さらに、上記実施例では通常処理ルーチンとは別に消費
電力検出用パターンを設定したが、通常処理ルーチン時
でのホールト命令や割り込み受付処理プログラムや転送
命令を用いてもよい。
電力検出用パターンを設定したが、通常処理ルーチン時
でのホールト命令や割り込み受付処理プログラムや転送
命令を用いてもよい。
又、上記実施例ではソフトウェアにて異常動作を検出し
たが、プロセッサ内にハードによる異常動作検出回路を
形成してもよい。即ち、異常動作検出回路は消費電力検
出回路からの検出値を入力して所定範囲内か否か判定し
、外れていると異常信号を出力するようにしてもよい。
たが、プロセッサ内にハードによる異常動作検出回路を
形成してもよい。即ち、異常動作検出回路は消費電力検
出回路からの検出値を入力して所定範囲内か否か判定し
、外れていると異常信号を出力するようにしてもよい。
以上詳述したようにこの発明によれば、常に異常動作を
確実に検出できる優れた効果を発揮する。
確実に検出できる優れた効果を発揮する。
第１図は実施例のプロセッサの異常動作検出装置の構成
図、第２図は消費電力検出・比較回路の構成図、第３図
はフローチャート、第４図は作用を説明するためのタイ
ムチャートである。 ２は異常動作検出手段としてのプロセッサ、３は消費電
力検出手段としての消費電力検出・比較回路。 特許出願人 日本電装 株式会社 代 理 人 弁理士 恩１）博宣（ほか１名）第８図
図、第２図は消費電力検出・比較回路の構成図、第３図
はフローチャート、第４図は作用を説明するためのタイ
ムチャートである。 ２は異常動作検出手段としてのプロセッサ、３は消費電
力検出手段としての消費電力検出・比較回路。 特許出願人 日本電装 株式会社 代 理 人 弁理士 恩１）博宣（ほか１名）第８図
Claims (1)
- 【特許請求の範囲】 １、プロセッサの所定のプログラム実行に伴う当該プロ
セッサの消費電力を検出する消費電力検出手段と、 プロセッサ内に設けられ、前記消費電力検出手段にて検
出されたプロセッサのプログラム実行に伴う消費電力が
、所定の範囲内に入っているか否かを判定し、所定の範
囲内に入っていないとプロセッサに異常動作が発生した
と判定する異常動作検出手段と を備えたことを特徴とするプロセッサの異常動作検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2267249A JPH04142635A (ja) | 1990-10-03 | 1990-10-03 | プロセッサの異常動作検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2267249A JPH04142635A (ja) | 1990-10-03 | 1990-10-03 | プロセッサの異常動作検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04142635A true JPH04142635A (ja) | 1992-05-15 |
Family
ID=17442210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2267249A Pending JPH04142635A (ja) | 1990-10-03 | 1990-10-03 | プロセッサの異常動作検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04142635A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587317B1 (ko) * | 1999-05-08 | 2006-06-08 | 엘지전자 주식회사 | 주문형 반도체의 예상 소비전력 검출장치 및 방법 |
| JP2013545210A (ja) * | 2010-12-23 | 2013-12-19 | インテル・コーポレーション | シグネチャとは無関係の、システム挙動に基づいた、マルウェア検出 |
| JP2015121963A (ja) * | 2013-12-24 | 2015-07-02 | 日本電気株式会社 | 情報処理システム、監視方法、及び、プログラム |
| JP2020154441A (ja) * | 2019-03-18 | 2020-09-24 | 株式会社メガチップス | 情報処理装置、付属装置、プログラム、情報処理装置の真贋判定方法、及び、付属装置の真贋判定方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137448A (ja) * | 1974-04-19 | 1975-10-31 |
-
1990
- 1990-10-03 JP JP2267249A patent/JPH04142635A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137448A (ja) * | 1974-04-19 | 1975-10-31 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587317B1 (ko) * | 1999-05-08 | 2006-06-08 | 엘지전자 주식회사 | 주문형 반도체의 예상 소비전력 검출장치 및 방법 |
| JP2013545210A (ja) * | 2010-12-23 | 2013-12-19 | インテル・コーポレーション | シグネチャとは無関係の、システム挙動に基づいた、マルウェア検出 |
| JP2015121963A (ja) * | 2013-12-24 | 2015-07-02 | 日本電気株式会社 | 情報処理システム、監視方法、及び、プログラム |
| JP2020154441A (ja) * | 2019-03-18 | 2020-09-24 | 株式会社メガチップス | 情報処理装置、付属装置、プログラム、情報処理装置の真贋判定方法、及び、付属装置の真贋判定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0528063A (ja) | マイクロコンピユータ | |
| JPH04142635A (ja) | プロセッサの異常動作検出装置 | |
| JP4479002B2 (ja) | Ｃｐｕの省電力機能を有する機器のデバッグシステム及び方法 | |
| JPH11330931A (ja) | 制御システムにおけるクロック動作監視装置及び方法 | |
| JPS5821281B2 (ja) | 演算装置 | |
| JPH0254320A (ja) | 時刻装置 | |
| JP2592525B2 (ja) | 共通バスシステムの異常検出回路 | |
| JPH0581138A (ja) | マイクロプログラム制御装置 | |
| JPH0495138A (ja) | マイクロプロセッサ処理異常の検出方式 | |
| JP2556391B2 (ja) | センサ監視方法 | |
| JPH0314148A (ja) | プログラム破壊検出装置 | |
| KR20240006524A (ko) | 착용되는 안경의 상태를 검출하기 위한 디바이스 | |
| JPH03297216A (ja) | デジタル値チャタリング判定装置 | |
| JPH0784814A (ja) | 計算機の誤り検出装置 | |
| JPH05257748A (ja) | マイクロプロセッサ装置 | |
| JPH0245841A (ja) | 処理時間計測装置 | |
| JPH02297638A (ja) | Ｃｐｕ暴走検出装置 | |
| JPH05204715A (ja) | ウォッチドッグタイマ回路 | |
| JPS6310242A (ja) | 制御装置 | |
| JPH073016U (ja) | 中央処理装置のリセット回路 | |
| JPH0328938A (ja) | マイクロコンピュータ装置 | |
| JPH03186956A (ja) | Ｃｐｕバスデータ診断装置 | |
| KR20000002916A (ko) | 프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법 | |
| JPS6363932B2 (ja) | ||
| JPS57207964A (en) | Information processing device |