JPH04142631A - メモリ内容引継方式 - Google Patents
メモリ内容引継方式Info
- Publication number
- JPH04142631A JPH04142631A JP2266720A JP26672090A JPH04142631A JP H04142631 A JPH04142631 A JP H04142631A JP 2266720 A JP2266720 A JP 2266720A JP 26672090 A JP26672090 A JP 26672090A JP H04142631 A JPH04142631 A JP H04142631A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- standby
- content
- processing section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリ内容引継方式に関し、特に二重化構成処
理部を有するデータ処理システムのメモリ内容引継方式
に関する。
理部を有するデータ処理システムのメモリ内容引継方式
に関する。
例えば、ホテル用電話料金課金装置においては、無停止
運用を行うために処理部の二重化構成が一般に行われて
いる。二重化を施した場合、実行系処理部と待機系処理
部との間でメモリ内容を引継ぎ、実行系を待機系に切替
えてもそのまま運用を継続しなければならない。
運用を行うために処理部の二重化構成が一般に行われて
いる。二重化を施した場合、実行系処理部と待機系処理
部との間でメモリ内容を引継ぎ、実行系を待機系に切替
えてもそのまま運用を継続しなければならない。
従来の装置で上述の条件を満足させるためには、系の切
替えを行う際に実行系のメ、モリ内容を順々に待機系の
メモリに転送し、すべての内容を転送終了した後に系の
切替えを行っている。
替えを行う際に実行系のメ、モリ内容を順々に待機系の
メモリに転送し、すべての内容を転送終了した後に系の
切替えを行っている。
上述した従来のメモリ内容引継方式では、運用系のメモ
リのすべての内容を待機系のメモリに転送するので、系
切替えを行う前に転送するための時間が長くなり、その
間の運用中断期間が長くなるという欠点があった。
リのすべての内容を待機系のメモリに転送するので、系
切替えを行う前に転送するための時間が長くなり、その
間の運用中断期間が長くなるという欠点があった。
本発明のメモリ内容引継方式は、二重化構成処理部を有
するデータ処理システムの実行系処理部から待機系処理
部へメモリ内容を引継ぐメモリ内容引継方式において、
前記実行系処理部における最も使用頻度の高いデータを
待機系メモリに事前に書き込む転送手段を備えている。
するデータ処理システムの実行系処理部から待機系処理
部へメモリ内容を引継ぐメモリ内容引継方式において、
前記実行系処理部における最も使用頻度の高いデータを
待機系メモリに事前に書き込む転送手段を備えている。
また、前記待機系処理部は転送されてきたデータが前記
待機系メモリに事前に書き込んである前記実行系処理部
における最も使用頻度の高いデータと一致しないときに
は前記転送されてきたデータにより前記待機系メモリ内
容を書き替えることを特徴とする。
待機系メモリに事前に書き込んである前記実行系処理部
における最も使用頻度の高いデータと一致しないときに
は前記転送されてきたデータにより前記待機系メモリ内
容を書き替えることを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すシステムブロック図、
第２図は本実施例における実行系、待機系の系切替え時
の動作の流れを示すフローチャートである。
第２図は本実施例における実行系、待機系の系切替え時
の動作の流れを示すフローチャートである。
第１図において、実行系は実行系処理部ＩＡと実行系メ
モリ４Ａにより構成され、待機系は待機系処理部ＩＳと
待機系メモリ４Ｓにより構成され、両系の切替え処理を
制御する系切替制御部２と、両系のメモリ内容を転送す
るためのメモリ内容転送部３と、外部との入出力を制御
する入出力制御部５を有して二重化システムを構成して
いる。
モリ４Ａにより構成され、待機系は待機系処理部ＩＳと
待機系メモリ４Ｓにより構成され、両系の切替え処理を
制御する系切替制御部２と、両系のメモリ内容を転送す
るためのメモリ内容転送部３と、外部との入出力を制御
する入出力制御部５を有して二重化システムを構成して
いる。
このシステムでは、定常時は実行系処理部ＩＡが入出力
制御部５を介して外部とデータ交換を行い、その結果を
実行系メモリ４Ａに記憶する。また、実行系処理部ＩＡ
は実行系メモリ４Ａの内容のうち最も使用頻度の高いデ
ータを検索してメモリ内容転送部３を介して待機系へあ
らかじめ転送しておき、待機系処理部ＩＳは待機系メモ
リ４Ｓの指定の位置にこの転送されてきたデータを格納
しておく。
制御部５を介して外部とデータ交換を行い、その結果を
実行系メモリ４Ａに記憶する。また、実行系処理部ＩＡ
は実行系メモリ４Ａの内容のうち最も使用頻度の高いデ
ータを検索してメモリ内容転送部３を介して待機系へあ
らかじめ転送しておき、待機系処理部ＩＳは待機系メモ
リ４Ｓの指定の位置にこの転送されてきたデータを格納
しておく。
続いて本実施例における系切替え動作について説明する
。
。
系切替えを外部から要求されると、実行系処理部ＩＡは
実行系メモリ４Ａを検索して最も使用頻度の高いデータ
を求め（ステップ１）、このデータをメモリ内容転送部
３を介して待機系に転送する（ステップ２）。
実行系メモリ４Ａを検索して最も使用頻度の高いデータ
を求め（ステップ１）、このデータをメモリ内容転送部
３を介して待機系に転送する（ステップ２）。
待機系処理部ＩＳは転送されてきた最も使用頻度の高い
データが既に待機系メモリ４ｓに格納されているかどう
かをチエツクしくステップ３）、まだ格納されていない
とき（Ｎｏ）はこのデータで待機系メモリ４Ｓの内容を
すべてクリアする（ステップ４）。
データが既に待機系メモリ４ｓに格納されているかどう
かをチエツクしくステップ３）、まだ格納されていない
とき（Ｎｏ）はこのデータで待機系メモリ４Ｓの内容を
すべてクリアする（ステップ４）。
次に、実行系処理部ＩＡは実行系メモリ４Ａから順次デ
ータを読み出して（ステップ５）、その内容が最も使用
頻度の高いデータがを比較検査する（ステップ６）、こ
こでＮＯであれば待機系へそのデータを転送する（ステ
ップ７）。つまり、使用頻度の低いすべてのデータを転
送し、これをすべてのデータについて行う（ステップ８
）。
ータを読み出して（ステップ５）、その内容が最も使用
頻度の高いデータがを比較検査する（ステップ６）、こ
こでＮＯであれば待機系へそのデータを転送する（ステ
ップ７）。つまり、使用頻度の低いすべてのデータを転
送し、これをすべてのデータについて行う（ステップ８
）。
一方、待機系処理部ＩＳは実行系がらのデータ転送を受
け（ステップ９）、転送されてきたデータを待機系メモ
リ４Ｓの指定の位置に書き込む（ステップ１０）。これ
をデータの転送がすべて終了するまで繰り返し行う（ス
テップ１１）。
け（ステップ９）、転送されてきたデータを待機系メモ
リ４Ｓの指定の位置に書き込む（ステップ１０）。これ
をデータの転送がすべて終了するまで繰り返し行う（ス
テップ１１）。
両系間のデータの転送が終了したならば、画処理部ＬＡ
、ＩＳは系切替制御部２に対して系切替えを要求して実
行系と待機系とは交替する。
、ＩＳは系切替制御部２に対して系切替えを要求して実
行系と待機系とは交替する。
以上説明したように本発明は、実行系処理部における最
も使用頻度の高いメモリ内容を待機系処理部に事前に転
送しておくことにより、系の切替え実行の際に最も使用
頻度の高いメモリ内容を転送する必要がなくなるので、
その公知時間でメモリ内容を引継ぐことができるという
効果を有する。
も使用頻度の高いメモリ内容を待機系処理部に事前に転
送しておくことにより、系の切替え実行の際に最も使用
頻度の高いメモリ内容を転送する必要がなくなるので、
その公知時間でメモリ内容を引継ぐことができるという
効果を有する。
第１図は本発明の一実施例を示すシステムブロック図、
第２図は本実施例の実行系、待機系の系切替え時の動作
の流れを示すフローチャートである。 ＩＡ・・・実行系処理部、ＩＳ・・・待機系処理部、２
・・・系切替制御部、 ３・・・メモリ内容転送部、 ４Ａ・・・ 実行系メモリ、 ４Ｓ・・・待機系メモリ、 ５・・・入出力 制御部。
第２図は本実施例の実行系、待機系の系切替え時の動作
の流れを示すフローチャートである。 ＩＡ・・・実行系処理部、ＩＳ・・・待機系処理部、２
・・・系切替制御部、 ３・・・メモリ内容転送部、 ４Ａ・・・ 実行系メモリ、 ４Ｓ・・・待機系メモリ、 ５・・・入出力 制御部。
Claims (1)
- 【特許請求の範囲】 １、二重化構成処理部を有するデータ処理システムの実
行系処理部から待機系処理部へメモリ内容を引継ぐメモ
リ内容引継方式において、前記実行系処理部における最
も使用頻度の高いデータを待機系メモリに事前に書き込
む転送手段を備えることを特徴とするメモリ内容引継方
式。 ２、前記待機系処理部は転送されてきたデータが前記待
機系メモリに事前に書き込んである前記実行系処理部に
おける最も使用頻度の高いデータと一致しないときには
前記転送されてきたデータにより前記待機系メモリ内容
を書き替えることを特徴とする請求項１記載のメモリ内
容引継方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266720A JPH04142631A (ja) | 1990-10-04 | 1990-10-04 | メモリ内容引継方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266720A JPH04142631A (ja) | 1990-10-04 | 1990-10-04 | メモリ内容引継方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04142631A true JPH04142631A (ja) | 1992-05-15 |
Family
ID=17434749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2266720A Pending JPH04142631A (ja) | 1990-10-04 | 1990-10-04 | メモリ内容引継方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04142631A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07281917A (ja) * | 1994-04-13 | 1995-10-27 | Nec Corp | Ｃｐｕ切替回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5786972A (en) * | 1980-11-19 | 1982-05-31 | Yokogawa Hokushin Electric Corp | Doubled computer system |
| JPS5936801A (ja) * | 1982-08-26 | 1984-02-29 | Yamatake Honeywell Co Ltd | デユ−プレツクス制御方式におけるバツクアツプ方法 |
| JPH01234954A (ja) * | 1988-03-16 | 1989-09-20 | Toshiba Corp | ファームウェア管理方式 |
-
1990
- 1990-10-04 JP JP2266720A patent/JPH04142631A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5786972A (en) * | 1980-11-19 | 1982-05-31 | Yokogawa Hokushin Electric Corp | Doubled computer system |
| JPS5936801A (ja) * | 1982-08-26 | 1984-02-29 | Yamatake Honeywell Co Ltd | デユ−プレツクス制御方式におけるバツクアツプ方法 |
| JPH01234954A (ja) * | 1988-03-16 | 1989-09-20 | Toshiba Corp | ファームウェア管理方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07281917A (ja) * | 1994-04-13 | 1995-10-27 | Nec Corp | Ｃｐｕ切替回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04142631A (ja) | メモリ内容引継方式 | |
| JPH05244225A (ja) | 無中断系切り替え方法 | |
| JPH07162509A (ja) | 電子交換機のプログラム変更方法 | |
| JPH06177965A (ja) | ２重化系の交換機システム | |
| JPH03282756A (ja) | 非同期入出力方式 | |
| JP2738314B2 (ja) | Ｎ＋１冗長構成回線制御装置の切替方式 | |
| JPS593916B2 (ja) | 再開処理方式 | |
| JPH05189357A (ja) | デ−タチェイニング制御方法および装置 | |
| JP2604604B2 (ja) | スタック制御装置 | |
| JPH04180443A (ja) | 制御系二重化交換装置 | |
| JPH05113888A (ja) | マイクロプロセツサユニツト | |
| JPH06216971A (ja) | 二重化通信方式 | |
| JPH07287694A (ja) | 多重化処理システムおよびメモリ同期制御方法 | |
| JPS6220045A (ja) | 記憶装置の現用・予備切替方式 | |
| JPH0425962A (ja) | マルチ中央処理装置による制御システム | |
| JPS62248052A (ja) | 端末処理システム | |
| JPH03269650A (ja) | バッファ記憶装置 | |
| JPH04111639A (ja) | 通信システムのサービス無中断運転方式 | |
| JPH06169323A (ja) | パケット交換モジュールの現用／予備切り替え処理方式 | |
| JPH01144145A (ja) | 入出力制御装置 | |
| JPH01211269A (ja) | コンピュータシステム | |
| JP2000184010A (ja) | 通信制御装置および通信制御方法、並びに記録媒体 | |
| JPS62217329A (ja) | マルチシステムにおけるバツクアツプ方式 | |
| JPS61206045A (ja) | 情報処理システム | |
| JPS5911403A (ja) | シ−ケンス制御のバツクアツプ方式 |