JPH04137584A - 印刷回路基板の接続構造 - Google Patents

印刷回路基板の接続構造

Info

Publication number
JPH04137584A
JPH04137584A JP25921290A JP25921290A JPH04137584A JP H04137584 A JPH04137584 A JP H04137584A JP 25921290 A JP25921290 A JP 25921290A JP 25921290 A JP25921290 A JP 25921290A JP H04137584 A JPH04137584 A JP H04137584A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
electrodes
electrode
lead wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25921290A
Other languages
English (en)
Inventor
Masao Obata
小羽田 雅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25921290A priority Critical patent/JPH04137584A/ja
Publication of JPH04137584A publication Critical patent/JPH04137584A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、T A B (Tape Automate
d Bonding)等における多数の接続端子と接続
される印刷回路基板の接続構造に関するものである。
〔従来の技術〕
従来より、液晶表示素子等の多電極を有する素子を備え
ている印刷回路基板の接続構造には、帯状に形成されて
いる複数の電極を所定の間隔で平行に配設して用いてい
る。それら各電極と上記素子を駆動するLSIを搭載し
ているTABにおける複数の接続端子との接続方式では
、異方性導電性膜(Anisotropic Cond
uctive Film)を介して一括して接続する方
式が一般的によく用いられている。ここで、異方性導電
性膜とは、電気絶縁体である熱可ヅ性あるいは熱硬化性
樹脂中に導電粒子(Ni粒子、ハンダ粒子、またはプラ
スチック粒子の表面に所定の膜厚のメツキを施したブラ
メンキ粒子)を均一に分散させたものである。
そして、この異方性導電性膜を用いた接続では、例えば
印刷回路基板のくし状に設けられた各電極とTABのく
し状接続端子とをそれぞれ相対させ、それら両者の間に
その異方性導電性膜を挾んで熱と圧力を作用させること
により、相対する電極および接続端子はこれら両者間に
挟まれて変形した導電粒子を介して電気的に接続され、
隣合う各電極および接続端子は樹脂により絶縁状態を保
ちながら固定されている。
このように、異方性導電性膜を用いた接続方法は、多く
の電極を一括して接続できるため、極めて有用であるが
、隣合う電極間にも導電粒子が分散していることにより
、隣合う電極間で短絡を生しることがある。
そこで、そのような短絡状態の検査方法として従来では
、まず、印刷回路基板と複数のTAB全てとをそれぞれ
異方性導電性膜を用いて接続し、さらに、それら両者を
ハンダ付は等で固定する。
その後、テスト用の動作信号を入力してその動作状態を
検査することにより、印刷回路基板と各TABとの接続
状態を判別している。例えば印刷回路基板に液晶表示素
子が搭載されている場合、各TABに、所定のパターン
、例えば白黒パターン等の映像電気信号を入力し、印刷
回路基板に設置されている液晶表示素子の画像表示エリ
ア内に上記パターンを表示させて検査し、各TABと印
刷回路基板との接続状態を判別している。
そして、それらの接続状態に異常が確認された場合、そ
の異常の修復は、異常を示したTABをハンダ付は等に
より固定されている印刷回路基板からそのハンダ付けを
はずすことで取り外し、再度新規のTABを異方性導電
性膜を用いて印刷回路基板と接続して行っている。
〔発明が解決しようとする課B] 上記のような異方性導電性膜を用いたTABと印刷回路
基板との接続において、例えば印刷回路基板に搭載され
る液晶表示素子の画素数が増えるにつれ、それぞれ接続
される電極数が増加していることから、それらの電極間
ピンチは狭く、高精細(電極間ピンチ100μm程度)
なものとなってきている。
ところか、このような高精細な電極間ピッチでは、異方
性導電性膜中の導電粒子の2次凝集により、連鎖状に連
結した導電粒子の直鎖状長さがその電極間ピッチより長
くなり、接続されている印刷回路基板およびTABにお
ける隣合う各電極間の短絡はより生じ易くなっている。
したがって、−度ハンダ等により固定されたTABを取
り外して、再度、新規のTABを固定するといった修復
操作が増え、正常な接続状態にある印刷回路基板を得る
には手間取り、その製造コストの低減が図り難いという
問題を生している。
〔課題を解決するための手段〕
本発明に係る印刷回路基板の接続構造は、上記課題を解
決するために、複数の電気回路と接続される複数の電極
を備えている印刷回路基板の接続構造において、上記各
電極にそれぞれ積層されている検査電極と、上記各検査
電極からそれぞれ隣合う吻同士異なる2方向へそれぞれ
異なる2箇所に設けられている各検査端子領域まで引き
出されている引き出し線とを有していることを特徴とし
ている。
〔作 用〕
上記の構成によれば、電気回路が接続された際、各検査
端子領域におけるそれぞれの各引き出し線間で通電試験
を行うと、接続された隣合う各電極間の絶縁状態を検査
することができる。
〔実施例〕
本発明の一実施例を第1図ないし第6図に基づいて説明
すれば、以下の通りである。
通常、液晶表示素子のような多くの画素を有する素子を
搭載する印刷回路基板では、その画素の数に応して、多
くの電極を有している。また、それら多くの電極と上記
素子を駆動する複数のLSI (電気回路)との接続に
は、第2図に示すように、上記L S I 2が搭載さ
れている各TAB3・・・における各接続端子と印刷回
路基板1における各電極とをテープ状の異方性導電性膜
4を用いてそれぞれ一括して接続している。
そこで、印刷回路基板1の接続構造としては、第1図に
示すように、印刷回路基板におけるガラス基板9の周辺
端部上に、帯状のI T O(IndiumTin 0
xide)から成る複数のITO電極5・・・が、所定
のピッチ、例えば20−のピンチで相互に平行に周辺端
からほぼ直角に内方に向けて形成されている。これらの
ITO電極5・・・の長手方向の長さは、前記異方性導
電性膜4の幅、例えば約3鴫より少し長く設定されてい
る。
そして、各ITO電極5・・・には、そのITO電極5
・・・とガラス基板9との間に、ITO電極5より外形
がやや小さい帯状の検査用電極7・・・がそれぞれIT
O電極5に沿うように積層されている。
この検査用電極7・・・はITOから成り、後述するよ
うに異方性導電性膜4と当接するITO電極5の部位に
おいて、ITO電極5・・・と検査用電極7・・・とが
それぞれ当接して電気的に接続されている。その他の部
位、すなわち異方性導電性膜4と当接するITO電極5
の長手方向両側部位では、ITo電極5・・・と検査用
電極7・・・との間、検査用電極7・・・上およびガラ
ス基板9上には、図示していないが5in2等から成る
絶縁層か形成されている。
また、各検査用電極7・・・からは、ITOから成る引
き出し線7b・・・が、ガラス基板9上にそれぞれ設け
られ、各引き出し線7b・・・は、ある検査用電極7に
おいてその長手方向一端から引き出し線7bを設けると
、その検査用電極7に隣合う検査用電極7・7では上記
一端と対向する他端から引き出し線7hを設けるという
ふうに、一つ置きに置端から引き出し線7b・・・をそ
れぞれ設け、それぞれの引き出し線7b・・・は置端か
ら引き出されている物同士それぞれ所定の検査端子領域
まで延ばし、それらの先端部にはそれら引き出し線7b
・・・の幅よりやや大きな幅を有するチエツクバンド7
a・・・をそれぞれ備えている。上記の所定の検査端子
領域とは、複数の前記TAB3を接続したとき、それら
TAB3乙こより隠れないオープンスペースとなるガラ
ス基板9上である。また、上記各引き出し線7b・・・
は、図示しないが、5iO7等から成る前記絶縁層によ
って覆われているが、上記各チェンクバンf”7a・・
・にはそのような絶縁層は設けられていない。
上記の印刷回路基板の接続構造へのTAB3の接続を第
3図を用いて説明する。
まず、TAB3は、ポリイミド等から成るヘースフィル
ムに、すずメツキした銅から成る帯状の複数のCu電極
6・・・が前記ITO電極訃・・と同ピツチで、互いに
平行にTAB30辺端部がらほぼ垂直に形成されている
次に、それぞれのITO電極5・・・とCu電極6・・
とが異方性導電性膜4を介して所定の相手と相間かう位
置に載置される。この位置合わせの操作は、ガラス基板
9、各ITO電極5・・・およびTAB3のヘースフィ
ルムがほぼ透明色であるため容易にできる。この後、T
AB3側からヒートブロンクで加圧しながら約190°
Cに加熱し、それぞれ相対するITO電極5・・・とC
u電極6・・・とを異方性導電性膜4の導電粒子を介し
て接続する。
このようにして接続した状態は、第3図におけるIV−
IV矢視断面では、TAB3および異方性導電性膜4が
存在しないため、第4図に示すように、各ITO電極5
・・・の一つ置きの位置に検査用電極7・・・がガラス
基板9上に形成されており、また、これら検査用電極7
・・・とガラス基板9とを覆うように前述した絶縁層8
が形成され、さらに、この絶縁層8上に所定の間隔でI
TO電極5・・・が形成されている。一方、第3図にお
けるv−■矢視断面では、異方性導電性膜4が存在しな
いため、第5図に示すように、相対向しているITO電
極5・・・とCu電極6・・・とは接続されていない。
このように異方性導電性膜4が存在しない領域において
は、各検査用電極7・・・および各引き出し線7b・・
・は絶縁層8に覆われているため、例え加熱加圧された
異方性導電性膜4が流れ込んでも、隣合う各検査用電極
7・・・および各引き出し線7b・・・間での短絡は防
止されている。
また、第3図におけるVl−■矢視断面では、第6図に
示すように、異方性導電性膜4が存在するため、異方性
導電性膜4中の導電粒子10が、相対するITO電極5
とCu電極6間に挟まれ変形することで互いの電気的な
接続を行っている。一方、隣合うる各ITO電極5・・
・および各Cu電極6・・・間は、異方性導電性膜4の
樹脂部分が絶縁体であるので、絶縁状態となっている。
このとき、−上記構成のような高精細なピンチ、ツマリ
20ρピンチに設けられているI T Ot 極5・・
・では、導電粒子10の径が5廁程度であることがら、
数個の導電粒子10が連鎖することにより隣合う各IT
O電極5・・・および各Cu電極6・・・間に短絡を生
しることがある。このような短絡の検査は、例えば導電
性ゴムを端子に有するテスター等を用いて、三箇所にそ
れぞれに集められている各チエツクバンド7a・・・を
覆うようにそれぞれ導電性ゴムを当てて通電テストを行
うことで検査できる。すなわち、隣合う各ITO電極5
・・・および各Cu電極6・・・間に短絡を生しると、
その通電テストにおいてその電気抵抗は小さくなり、短
絡を生じていないとその電気抵抗はほぼ無限大となるこ
とから判別できる。
ところで、従来ては、全てのTABと印刷回路基板とを
接続し、さらにハンダ付は等でそれぞれを固定した後、
テスト用の動作信号を入力してその動作状態を検査する
ことにより、印刷回路基板と各TABとの接続状態を判
別していた。例えば液晶表示素子等を搭載している印刷
回路基板の場合、検査用のパターン、例えば白黒パター
ンの映像電気信号を各TABに入力し、その結果得られ
る印刷回路基板上の液晶表示素子における映像パターン
を検査することから判別している。
そして、上記従来において、異常を示した際には、ハン
ダ付は等により固定されている異常を示したTABを外
し、再度、新規のTABを装着するという手間が必要で
あったが、本実施例の構成では、全てのTAB3・・・
をハンダ付は等により固定しなくとも、それぞれのTA
B3を接続した段階においてそのTAB3と印刷回路基
板1との接続状態を判別することができる。
この結果、TAB3・・・の接続固定された印刷回路基
板1において、接続状態の良好な印刷回路基板1を得る
のに従来のようなハンダ付けを外す等の手間を省くこと
ができ、その製造コストの低減を図ることができる。
なお、上記構成では、印刷回路基板1の電極の材料とし
てITOを用いたが、他の材料、例えばモリブデン、チ
タン等により構成することも可能である。
[発明の効果〕 本発明に係る印刷回路基板の接続構造は、以上のように
、複数の電気回路と接続される複数の電極にそれぞれ積
層されている検査電極と、上記各検査電極からそれぞれ
隣合う物同士異なる2方向へそれぞれ異なる2箇所に設
けられている各検査端子領域まで引き出されている引き
出し線とを有している構成である。
これにより、一つ電気回路が接続された際に各検査端子
領域におけるそれぞれの各引き出し線間で通電試験を行
うと、接続された隣合う各電極間の絶縁状態を検査する
ことができる。
したがって、従来のように全ての電気回路を接続固定し
て各電気回路と印刷回路基板との接続状態を検査する必
要はなく、電気回路を固定する手間を省くことができる
この結果、製造コストの低減を図ることかできるという
効果を奏する。
【図面の簡単な説明】
第1図ないし第6図は本発明の一実施例を示すものであ
る。 第1図は印刷回路基板の接続構造を示す要部正面図であ
る。 第2図は複数のTABが異方性導電性膜を介して接続さ
れている印刷回路基板の正面図である。 第3図はTABのCu電極が異方性導電性膜を介してI
TO電極に接続されている印刷回路基板の要部正面図で
ある。 第4図は第3図におけるIV −■線矢視断面図である
。 第5図は第3図におけるX′−〜′線矢視断面図である
。 第6図は第3図におけるVl−Vl線矢視断面図である
。 lは印刷回路基板、2はLSI(電気回路)、5はIT
O電極、7は検査用電極、7bは引き出し線である。 特許出願人     シャープ 株式会社第 図 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. 1.複数の電気回路と接続される複数の電極を備えてい
    る印刷回路基板の接続構造において、上記各電極にそれ
    ぞれ積層されている検査電極と、上記各検査電極からそ
    れぞれ隣合う物同士異なる2方向へそれぞれ異なる2箇
    所に設けられている各検査端子領域まで引き出されてい
    る引き出し線とを有していることを特徴とする印刷回路
    基板の接続構造。
JP25921290A 1990-09-27 1990-09-27 印刷回路基板の接続構造 Pending JPH04137584A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25921290A JPH04137584A (ja) 1990-09-27 1990-09-27 印刷回路基板の接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25921290A JPH04137584A (ja) 1990-09-27 1990-09-27 印刷回路基板の接続構造

Publications (1)

Publication Number Publication Date
JPH04137584A true JPH04137584A (ja) 1992-05-12

Family

ID=17330954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25921290A Pending JPH04137584A (ja) 1990-09-27 1990-09-27 印刷回路基板の接続構造

Country Status (1)

Country Link
JP (1) JPH04137584A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015043399A (ja) * 2013-07-26 2015-03-05 株式会社フジクラ フレキシブルプリント基板
JP2015126112A (ja) * 2013-12-26 2015-07-06 日東電工株式会社 配線回路基板、配線回路基板の製造方法および配線回路基板の検査方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015043399A (ja) * 2013-07-26 2015-03-05 株式会社フジクラ フレキシブルプリント基板
JP2015126112A (ja) * 2013-12-26 2015-07-06 日東電工株式会社 配線回路基板、配線回路基板の製造方法および配線回路基板の検査方法

Similar Documents

Publication Publication Date Title
JP2018128672A (ja) チップオンフィルムパッケージ、表示パネル、及び表示装置
US10126604B2 (en) Liquid crystal display panel, sealing performance testing method thereof and display device
KR20050037993A (ko) 액정표시장치
JP2004184805A (ja) 導電配線の接続構造
JP2001156417A (ja) 回路基板間の接続状態検査用パターン
KR20120009241A (ko) 필름타입의 프로브 장치 및 프로브 제조방법
JPH04137584A (ja) 印刷回路基板の接続構造
JPH05341246A (ja) マトリクス型表示素子の製造方法
EP0762137A2 (en) Liquid crystal display and testing method thereof
JP2000347592A (ja) 平面表示パネルの電極端子接続方法
JP2003090856A (ja) 配線基板の実装検査方法
JPH0439625A (ja) 液晶表示素子
JPH11258627A (ja) 薄膜デバイス
CN107359426B (zh) 电连接结构及软性电路板
JPH04274412A (ja) 配線基板
JP3156477B2 (ja) 導電フィルム及びその製造方法
JPH08293656A (ja) 配線接続構造
JPH07152045A (ja) 液晶表示装置
JP3229902B2 (ja) 液晶表示装置の接続方法および液晶表示装置の製造装置
JP4417793B2 (ja) 配線基板
JPH1139953A (ja) フレキシブルフラットケーブル
JP3745694B2 (ja) フラットパネルディスプレイ
JPH0463447A (ja) 印刷回路基板の電極構造
JPH0684379U (ja) 集積回路の検査装置用治具
JP2638197B2 (ja) 電極端子列間の接続構造