JPH04135397A - 電荷/電圧変換効率の測定方法 - Google Patents
電荷/電圧変換効率の測定方法Info
- Publication number
- JPH04135397A JPH04135397A JP2258515A JP25851590A JPH04135397A JP H04135397 A JPH04135397 A JP H04135397A JP 2258515 A JP2258515 A JP 2258515A JP 25851590 A JP25851590 A JP 25851590A JP H04135397 A JPH04135397 A JP H04135397A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- voltage
- current
- charge
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 238000003384 imaging method Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 abstract description 10
- 238000005036 potential barrier Methods 0.000 abstract description 2
- 229920001296 polysiloxane Polymers 0.000 abstract 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000000691 measurement method Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 2
- IGRCWJPBLWGNPX-UHFFFAOYSA-N 3-(2-chlorophenyl)-n-(4-chlorophenyl)-n,5-dimethyl-1,2-oxazole-4-carboxamide Chemical compound C=1C=C(Cl)C=CC=1N(C)C(=O)C1=C(C)ON=C1C1=CC=CC=C1Cl IGRCWJPBLWGNPX-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、電子シャッタ機能付固体撮像素子における電
荷/電圧変換効率の測定方法に関する。
荷/電圧変換効率の測定方法に関する。
〈発明の概要〉
本発明は、感光部に蓄積された信号電荷を基板に掃き出
すようになされた電子シャッタ機能付固体撮像素子にお
いて、通常動作時の出力部の出力電圧と電子シャッタ動
作時の基板電流とをそれぞれ測定し、これら測定値を電
荷/電圧変換効率の算出のためのパラメータとして用い
ることにより、電荷/電圧変換効率の測定精度の飛躍的
な向上を可能にすると共に、リセットドレイン(RD)
端子が独立に存在しない固体撮像素子にも対応できるよ
うにしたものである。
すようになされた電子シャッタ機能付固体撮像素子にお
いて、通常動作時の出力部の出力電圧と電子シャッタ動
作時の基板電流とをそれぞれ測定し、これら測定値を電
荷/電圧変換効率の算出のためのパラメータとして用い
ることにより、電荷/電圧変換効率の測定精度の飛躍的
な向上を可能にすると共に、リセットドレイン(RD)
端子が独立に存在しない固体撮像素子にも対応できるよ
うにしたものである。
ここに、電荷/電圧変換効率とは、固体撮像素子の出力
部において転送電荷を電圧に変換する際の効率をいう。
部において転送電荷を電圧に変換する際の効率をいう。
〈従来の技術〉
固体撮像素子において、電荷/電圧変換効率を求める場
合、電荷は時間ファクタを考慮すると電流で表すことが
できることから、電流と電圧の比から変換効率を求める
ことができる。
合、電荷は時間ファクタを考慮すると電流で表すことが
できることから、電流と電圧の比から変換効率を求める
ことができる。
この変換効率を測定する従来方法としては、固体撮像素
子である例えばCCD撮像素子の出力部の回路を示す第
4図において、フローティング・デイフュージョン ア
ンプ(Floating Diffusion八mpl
ifieへ: F D A )を構成するMOS PE
Tからなるゲート40のRG(リセットゲート)端子4
1に正のパルスφ。を印加してゲート40をオンするこ
とによってFD点の電位をリセット電圧■9.にリセッ
トしたときにRD(リセットドレイン)端子42に流れ
る電流IRDを測定し、次にゲート40をオフした状態
でダイオード43に蓄積される信号電荷の変化をソース
ホロワ2段で構成されるアンプ44により電圧変化とし
て検出することによって出力端子45に導出される出力
電圧■。0゜を測定し、この測定した電流IRDと電圧
■。UTから次式に基づいて電荷/電圧変換効率ηを求
める方法が知られている。
子である例えばCCD撮像素子の出力部の回路を示す第
4図において、フローティング・デイフュージョン ア
ンプ(Floating Diffusion八mpl
ifieへ: F D A )を構成するMOS PE
Tからなるゲート40のRG(リセットゲート)端子4
1に正のパルスφ。を印加してゲート40をオンするこ
とによってFD点の電位をリセット電圧■9.にリセッ
トしたときにRD(リセットドレイン)端子42に流れ
る電流IRDを測定し、次にゲート40をオフした状態
でダイオード43に蓄積される信号電荷の変化をソース
ホロワ2段で構成されるアンプ44により電圧変化とし
て検出することによって出力端子45に導出される出力
電圧■。0゜を測定し、この測定した電流IRDと電圧
■。UTから次式に基づいて電荷/電圧変換効率ηを求
める方法が知られている。
η−(Vour / IRD) XK
但し、K、は係数である。
この測定方法によれば、測定のための専用の端子を別に
設ける必要がなく、またCCD撮像素子を通常動作させ
た状態で測定できるため、ウェハー状態でも組立て後で
も測定できることになる。
設ける必要がなく、またCCD撮像素子を通常動作させ
た状態で測定できるため、ウェハー状態でも組立て後で
も測定できることになる。
〈発明が解決しようとする課題〉
しかしながら、上述した従来の測定方法では、RD端子
42に流れる電流IRDが高周波数のパルスφ8により
断続される交流的な電流であり、この交流的な電流を平
滑化して得られる積分電流値を測定することになるため
、測定器(電流計)による誤差が生じ易いという問題点
があった。特に、この積分電流は数nA程度の微小電流
であるため、ることによって再生画像が乱れることにも
なる。
42に流れる電流IRDが高周波数のパルスφ8により
断続される交流的な電流であり、この交流的な電流を平
滑化して得られる積分電流値を測定することになるため
、測定器(電流計)による誤差が生じ易いという問題点
があった。特に、この積分電流は数nA程度の微小電流
であるため、ることによって再生画像が乱れることにも
なる。
また、最近の小型撮像素子にあっては、チップを小型に
するために端子数の削減を図っており、例えば、RD端
子42を電圧が同一であるVDII電源端子46と共用
化することにより端子の削減を図る傾向にある。このよ
うにRD端子42が電源端子46と共用化された撮像素
子に対しては、RD端子42が独立に存在していること
が前提となる従来の測定方法では対応できないことにな
る。
するために端子数の削減を図っており、例えば、RD端
子42を電圧が同一であるVDII電源端子46と共用
化することにより端子の削減を図る傾向にある。このよ
うにRD端子42が電源端子46と共用化された撮像素
子に対しては、RD端子42が独立に存在していること
が前提となる従来の測定方法では対応できないことにな
る。
そこで、本発明は、RD端子が独立に存在しない撮像素
子にも対応できると共に、測定精度の飛躍的な向」二が
可能な電荷/電圧変換効率の測定方法を提供することを
目的とする。
子にも対応できると共に、測定精度の飛躍的な向」二が
可能な電荷/電圧変換効率の測定方法を提供することを
目的とする。
〈課題を解決するための手段〉
本発明による電荷/電圧変換効率の測定方法は、感光部
に蓄積された信号電荷を基板に掃き出すようになされた
電子シャッタ機能付固体撮像素子において、基板に所定
の第1レベルの電圧を印加して出ツノ部の出力電圧を測
定し、次いで基板に前記第1レベルよりも高い第2レヘ
ルの電圧を印加して基板電流を測定し、しかる後これら
出力電圧と基板電流の比に基づいて電荷/電圧変換効率
を求める各行程からなっている。
に蓄積された信号電荷を基板に掃き出すようになされた
電子シャッタ機能付固体撮像素子において、基板に所定
の第1レベルの電圧を印加して出ツノ部の出力電圧を測
定し、次いで基板に前記第1レベルよりも高い第2レヘ
ルの電圧を印加して基板電流を測定し、しかる後これら
出力電圧と基板電流の比に基づいて電荷/電圧変換効率
を求める各行程からなっている。
〈作用〉
本発明による電荷/電圧変換効率の測定方法では、基板
に高レベル(第2レベル)の電圧を印加することにより
、感光部に蓄積された信号電荷(不要電荷)を基板に掃
き出すいわゆる電子シャッタ動作が得られる。この電子
シャッタ動作時に流れる基板電流と、基板への低レベル
(第1レヘル)の電圧の印加時に測定した出力部の出力
電圧とが電荷/電圧変換効率を求めるパラメータとして
用いられる。
に高レベル(第2レベル)の電圧を印加することにより
、感光部に蓄積された信号電荷(不要電荷)を基板に掃
き出すいわゆる電子シャッタ動作が得られる。この電子
シャッタ動作時に流れる基板電流と、基板への低レベル
(第1レヘル)の電圧の印加時に測定した出力部の出力
電圧とが電荷/電圧変換効率を求めるパラメータとして
用いられる。
〈実施例〉
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第1図は、本発明による電荷/電圧変換効率の測定方法
が適用される例えばCCD撮像素子1及びその駆動系の
構成図である。図において、CCDCC撮像素子、N型
シリコン基板2上に感光部3、垂直シフトレジスタ部4
、水平シフトレジスタ部及び出力部(共に図示せず)が
設けられたいわゆるインターライン転送方式のものとし
て構成されている。
が適用される例えばCCD撮像素子1及びその駆動系の
構成図である。図において、CCDCC撮像素子、N型
シリコン基板2上に感光部3、垂直シフトレジスタ部4
、水平シフトレジスタ部及び出力部(共に図示せず)が
設けられたいわゆるインターライン転送方式のものとし
て構成されている。
このCCD撮像素子1では、N型シリコン基板2の表面
側にP型領域5を形成し、このP型領域5の表面側に更
にN−型領域6を形成している。
側にP型領域5を形成し、このP型領域5の表面側に更
にN−型領域6を形成している。
そして、感光部3は、このN−型領域6の表面側に浅い
P゛型領領域7形成し、このP”型領域7の下方に信号
電荷蓄積領域を構成するN°型領領域8形成することに
よって構成されている。また、Pj”型領域7及びN゛
型領領域8隣接してチャンネルストップ部を構成するP
“型領域9を形成する。
P゛型領領域7形成し、このP”型領域7の下方に信号
電荷蓄積領域を構成するN°型領領域8形成することに
よって構成されている。また、Pj”型領域7及びN゛
型領領域8隣接してチャンネルストップ部を構成するP
“型領域9を形成する。
垂直シフトレジスタ部4は、信号電荷転送領域を構成す
るN゛型領領域10形成すると共に、このN°型領領域
105iOzよりなる絶縁層11及び5i3Naよりな
る絶縁層12を介して多結晶シリコンよりなる転送電極
13を形成することによって構成する。この場合、信号
電荷転送領域を構成するN4型領域10の下方にスミア
を防止するためのP型領域14を形成する。また、感光
部3と垂直シフトレジスタ部4の間には、感光部3の信
号電荷を垂直シフトレジスタ部4へ読み出すための読み
出しゲート部15を設ける。この読み出しゲート部15
はチャンネル領域を構成するP壁領域16上に絶縁層1
1及び12を介してゲート電極17を形成することによ
って構成する。本例では、ゲート電極17は多結晶シリ
コンにて転送電極13と共通に形成される。
るN゛型領領域10形成すると共に、このN°型領領域
105iOzよりなる絶縁層11及び5i3Naよりな
る絶縁層12を介して多結晶シリコンよりなる転送電極
13を形成することによって構成する。この場合、信号
電荷転送領域を構成するN4型領域10の下方にスミア
を防止するためのP型領域14を形成する。また、感光
部3と垂直シフトレジスタ部4の間には、感光部3の信
号電荷を垂直シフトレジスタ部4へ読み出すための読み
出しゲート部15を設ける。この読み出しゲート部15
はチャンネル領域を構成するP壁領域16上に絶縁層1
1及び12を介してゲート電極17を形成することによ
って構成する。本例では、ゲート電極17は多結晶シリ
コンにて転送電極13と共通に形成される。
感光部3を除いて読み出しゲート部15、垂直シフトレ
ジスタ部4及びチャンネルストップ部上には、絶縁層1
1を介して遮光用のアルミニウム層1Bを設ける。なお
、第1図には、1個の転送電極13のみを示しているが
、本例では周知のように4相駆動方弐により垂直シフト
レジスタ部4を駆動するように転送電極を配置する。
ジスタ部4及びチャンネルストップ部上には、絶縁層1
1を介して遮光用のアルミニウム層1Bを設ける。なお
、第1図には、1個の転送電極13のみを示しているが
、本例では周知のように4相駆動方弐により垂直シフト
レジスタ部4を駆動するように転送電極を配置する。
次に、上述した構成のCCD撮像素子1における電荷/
電圧変換効率(以下、単に変換効率と称する)ηを測定
づ−るための本発明による測定方法について説明する。
電圧変換効率(以下、単に変換効率と称する)ηを測定
づ−るための本発明による測定方法について説明する。
変換効率ηの測定に当たって、N型シリコン基板2に印
加する基板パルスPsを発生する基板パルス発生回路1
9と、この基板パルス発生回路19から出力される基板
パルスPsを基板端子21を介して基板2に印加する駆
動回路20とが設けられている。基板パルスPsの低い
レベル(第1し・\ル)■1は、第2図に実線aで示す
ように、P型領域5のポテンシャルが信号電荷蓄積領域
8のポテンシャルよりも浅くなりかつ信号電荷蓄積領域
8において信号電荷を蓄積できる電圧レベル(例えば、
+12V程度)とし、また基板パルスPsの高いレベル
(第2レベル)■1は、第2図に破線すで示すように、
P型領域5のポテンシャルが信号電荷蓄積領域8のポテ
ンシャルよりも深くなり、信号電荷蓄積領域8に蓄積さ
れた信号電荷をN型シリコン基板2に掃き出すことがで
きる電圧レベル(例えば、+27V程度)とする。
加する基板パルスPsを発生する基板パルス発生回路1
9と、この基板パルス発生回路19から出力される基板
パルスPsを基板端子21を介して基板2に印加する駆
動回路20とが設けられている。基板パルスPsの低い
レベル(第1し・\ル)■1は、第2図に実線aで示す
ように、P型領域5のポテンシャルが信号電荷蓄積領域
8のポテンシャルよりも浅くなりかつ信号電荷蓄積領域
8において信号電荷を蓄積できる電圧レベル(例えば、
+12V程度)とし、また基板パルスPsの高いレベル
(第2レベル)■1は、第2図に破線すで示すように、
P型領域5のポテンシャルが信号電荷蓄積領域8のポテ
ンシャルよりも深くなり、信号電荷蓄積領域8に蓄積さ
れた信号電荷をN型シリコン基板2に掃き出すことがで
きる電圧レベル(例えば、+27V程度)とする。
また、基板端子21には電流計21が接続されており、
この電流計21は、N型シリコン基板2への高レベル■
□の基板パルスPsの印加時に信号電荷蓄積領域8に蓄
積された信号電荷をN型シリコン基板2に掃き出す電子
シャッタ動作が行われることによってN型シリコン基板
2に流れる基板電流r sueを計測するためのもので
ある。一方、CCD撮像素子1の構成を示す第3図にお
いて、水平シフトレジスタ部23の最終端に設けられた
出力部24の出力端子25には電圧計26が接続されて
おり、この電圧計26は、N型シリコン基板2に低レベ
ル■、の基板パルスPsを印加した通常動作時の出力電
圧■。LITを計測するだめのものである。
この電流計21は、N型シリコン基板2への高レベル■
□の基板パルスPsの印加時に信号電荷蓄積領域8に蓄
積された信号電荷をN型シリコン基板2に掃き出す電子
シャッタ動作が行われることによってN型シリコン基板
2に流れる基板電流r sueを計測するためのもので
ある。一方、CCD撮像素子1の構成を示す第3図にお
いて、水平シフトレジスタ部23の最終端に設けられた
出力部24の出力端子25には電圧計26が接続されて
おり、この電圧計26は、N型シリコン基板2に低レベ
ル■、の基板パルスPsを印加した通常動作時の出力電
圧■。LITを計測するだめのものである。
次に、変換効率ηの測定のための手順について説明する
。
。
先ず、N型シリコン基板2に低レベル■、の基板パルス
Psを印加し、このときの出力部24の出力電圧■。U
7を出力端子25にて電圧計26により測定する(第1
の行程)。続いて、N型シリコン基板2に所定のタイミ
ングで高レベル■Iの基板パルスPsを印加する。この
基板パルスPsの印加によって第2図に破線すで示す如
くポテンシャルバリヤーが崩れ、感光部3(信号電荷蓄
積領域8)に蓄積された信号電荷(不要電荷)がN型シ
リコン基板2に掃き出される。このときに流れる基板電
流I 5LIBを基板端子21にて電流計22により測
定する(第2の行程)。そして、得られた基板電流I
SUE及び出力電圧■。o7から次式に基づいて変換効
率ηを求める(第3の行程)。
Psを印加し、このときの出力部24の出力電圧■。U
7を出力端子25にて電圧計26により測定する(第1
の行程)。続いて、N型シリコン基板2に所定のタイミ
ングで高レベル■Iの基板パルスPsを印加する。この
基板パルスPsの印加によって第2図に破線すで示す如
くポテンシャルバリヤーが崩れ、感光部3(信号電荷蓄
積領域8)に蓄積された信号電荷(不要電荷)がN型シ
リコン基板2に掃き出される。このときに流れる基板電
流I 5LIBを基板端子21にて電流計22により測
定する(第2の行程)。そして、得られた基板電流I
SUE及び出力電圧■。o7から次式に基づいて変換効
率ηを求める(第3の行程)。
η−(V oIIr / T sus ) X K を
但し、K2は係数である。
但し、K2は係数である。
このように、電子シャッタ機能付CCD撮像素子1にお
いて、電子シャッタ動作時にN型シリコン基板2に流れ
る基板電流T SUBを測定し、この基板電流I SU
Bを変換効率ηの算出のための1つのパラメータとして
用いることにより、基板電流15111が直流的な電流
であるため、交流的な電流IRDの積分電流値をパラメ
ータとして用いた従来の測定方法に比して測定精度を飛
躍的に向上できることになる。
いて、電子シャッタ動作時にN型シリコン基板2に流れ
る基板電流T SUBを測定し、この基板電流I SU
Bを変換効率ηの算出のための1つのパラメータとして
用いることにより、基板電流15111が直流的な電流
であるため、交流的な電流IRDの積分電流値をパラメ
ータとして用いた従来の測定方法に比して測定精度を飛
躍的に向上できることになる。
また、本発明による測定方法は、既存の基板端子(Vs
uo ) 21を利用して基板電流15t18を測定す
るものであるため、第3図に示すように、RD(リセッ
トドレイン)端子をv0電源端子27と共用化し端子の
削減を図ったが故に、RD端子が独立して存在しないC
CD撮像素子1にも対応できることになる。
uo ) 21を利用して基板電流15t18を測定す
るものであるため、第3図に示すように、RD(リセッ
トドレイン)端子をv0電源端子27と共用化し端子の
削減を図ったが故に、RD端子が独立して存在しないC
CD撮像素子1にも対応できることになる。
なお、上記実施例では、測定して得た基板電流i su
eをそのまま変換効率ηの算出パラメータとして用いる
としたが、N型シリコン基板2に低レベルvLの基板パ
ルスPsを印加した通常動作時の基板電流10SIIB
をも測定しておき、この基板電流■。5LlBを電子シ
ャッタ動作時に測定した基板電流■、。から差し引いて
得られる基板電流r+sunを変換効率ηの算出パラメ
ータとして用いるようにしても良い。これによれば、基
板電流I。5LIBは感光部3以外のPN接合による電
流分であり、この感光部3以外のPN接合による電流分
子os。を電子シャッタ動作時の基板電流r SUBか
ら差し引くことになるため、正確な電流測定が可能とな
り、結果的に、変換効率ηの測定精度をより向上できる
ことになる。
eをそのまま変換効率ηの算出パラメータとして用いる
としたが、N型シリコン基板2に低レベルvLの基板パ
ルスPsを印加した通常動作時の基板電流10SIIB
をも測定しておき、この基板電流■。5LlBを電子シ
ャッタ動作時に測定した基板電流■、。から差し引いて
得られる基板電流r+sunを変換効率ηの算出パラメ
ータとして用いるようにしても良い。これによれば、基
板電流I。5LIBは感光部3以外のPN接合による電
流分であり、この感光部3以外のPN接合による電流分
子os。を電子シャッタ動作時の基板電流r SUBか
ら差し引くことになるため、正確な電流測定が可能とな
り、結果的に、変換効率ηの測定精度をより向上できる
ことになる。
〈発明の効果〉
以上説明したように、本発明によれば、電子シャッタ機
能付固体撮像素子において、通常動作時の出力部の出力
電圧と電子シャッタ動作時の基板電流とをそれぞれ測定
し、これら測定値を算出パラメータとして用いて変換効
率ηを求めるようにしたので、測定精度を飛躍的に向上
できると共に、リセットドレイン(RD)端子が独立に
存在しない固体撮像素子にも対応できる利点がある。
能付固体撮像素子において、通常動作時の出力部の出力
電圧と電子シャッタ動作時の基板電流とをそれぞれ測定
し、これら測定値を算出パラメータとして用いて変換効
率ηを求めるようにしたので、測定精度を飛躍的に向上
できると共に、リセットドレイン(RD)端子が独立に
存在しない固体撮像素子にも対応できる利点がある。
第1図は、本発明による電荷/電圧変換効率の測定方法
が適用されるCCD撮像素子及びその駆動系の構成図、 第2図は、感光部の縦方向のポテンシャル分布図、 第3図は、インターライン転送方式CCD撮像素子の構
成図、 第4図は、CCD撮像素子における出力部の構成の一例
を示す回路図である。 ■・・・CCD撮像素子、 2・・・N型シリコン基
板3・・・感光部、 4・・・垂直シフI・レジスタ
部8・・・信号電荷蓄積領域、 13・・・転送電極
17・・・ゲート電極、 21・・・基板端子2
3・・・水平シフトレジスタ部、 24・・・出力部
。
が適用されるCCD撮像素子及びその駆動系の構成図、 第2図は、感光部の縦方向のポテンシャル分布図、 第3図は、インターライン転送方式CCD撮像素子の構
成図、 第4図は、CCD撮像素子における出力部の構成の一例
を示す回路図である。 ■・・・CCD撮像素子、 2・・・N型シリコン基
板3・・・感光部、 4・・・垂直シフI・レジスタ
部8・・・信号電荷蓄積領域、 13・・・転送電極
17・・・ゲート電極、 21・・・基板端子2
3・・・水平シフトレジスタ部、 24・・・出力部
。
Claims (1)
- 【特許請求の範囲】 感光部に蓄積された信号電荷を基板に掃き出すように
なされた電子シャッタ機能付固体撮像素子において、 前記基板に所定の第1レベルの電圧を印加して出力部の
出力電圧を測定する第1の行程と、前記基板に前記第1
レベルよりも高い第2レベルの電圧を印加して基板電流
を測定する第2の行程と、 前記出力電圧と前記基板電流の比に基づいて電荷/電圧
変換効率を算出する第3の行程とからなることを特徴と
する電荷/電圧変換効率の測定方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02258515A JP3097121B2 (ja) | 1990-09-27 | 1990-09-27 | 電荷/電圧変換効率の測定方法 |
KR1019910015228A KR0185396B1 (ko) | 1990-09-27 | 1991-09-02 | 전하/전압변환효율의 측정방법 |
US08/232,421 US5471246A (en) | 1990-09-27 | 1994-04-21 | Apparatus for determining charge/voltage conversion ratios in charge coupled devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02258515A JP3097121B2 (ja) | 1990-09-27 | 1990-09-27 | 電荷/電圧変換効率の測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04135397A true JPH04135397A (ja) | 1992-05-08 |
JP3097121B2 JP3097121B2 (ja) | 2000-10-10 |
Family
ID=17321284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02258515A Expired - Fee Related JP3097121B2 (ja) | 1990-09-27 | 1990-09-27 | 電荷/電圧変換効率の測定方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5471246A (ja) |
JP (1) | JP3097121B2 (ja) |
KR (1) | KR0185396B1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3271086B2 (ja) * | 1992-09-29 | 2002-04-02 | ソニー株式会社 | 固体撮像素子の駆動回路 |
JP3062010B2 (ja) * | 1994-07-28 | 2000-07-10 | 日本電気株式会社 | 固体撮像装置 |
US5598210A (en) * | 1995-02-15 | 1997-01-28 | Eastman Kodak Company | On chip driver for electric shuttering |
JP2897689B2 (ja) * | 1995-05-31 | 1999-05-31 | 日本電気株式会社 | 固体撮像装置 |
JP3715353B2 (ja) * | 1995-09-01 | 2005-11-09 | ソニー株式会社 | 固体撮像素子 |
JP2816824B2 (ja) * | 1995-09-11 | 1998-10-27 | エルジイ・セミコン・カンパニイ・リミテッド | Ccd固体撮像素子 |
JP3598648B2 (ja) * | 1996-04-02 | 2004-12-08 | ソニー株式会社 | 電荷転送素子及び電荷転送素子の駆動方法 |
KR100192954B1 (ko) * | 1996-07-18 | 1999-06-15 | 김광호 | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 |
JP3351503B2 (ja) * | 1996-10-09 | 2002-11-25 | シャープ株式会社 | 固体撮像装置 |
US6535247B1 (en) * | 1998-05-19 | 2003-03-18 | Pictos Technologies, Inc. | Active pixel sensor with capacitorless correlated double sampling |
US6166585A (en) * | 1998-08-31 | 2000-12-26 | Conexant Systems, Inc. | Methods and apparatus for a high efficiency charge pump that includes a MOSFET capacitor operating in an accumulation region |
JP4403687B2 (ja) * | 2002-09-18 | 2010-01-27 | ソニー株式会社 | 固体撮像装置およびその駆動制御方法 |
JP4299697B2 (ja) * | 2004-03-04 | 2009-07-22 | シャープ株式会社 | 固体撮像装置 |
JP5194645B2 (ja) * | 2007-08-29 | 2013-05-08 | ソニー株式会社 | 半導体装置の製造方法 |
JP5730030B2 (ja) * | 2011-01-17 | 2015-06-03 | 浜松ホトニクス株式会社 | 固体撮像装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2392392A1 (fr) * | 1977-05-27 | 1978-12-22 | Commissariat Energie Atomique | Circuit de mesure de charge stockee dans un d.t.c. |
JPS6157181A (ja) * | 1984-08-28 | 1986-03-24 | Sharp Corp | 固体撮像装置 |
US4811371A (en) * | 1986-05-16 | 1989-03-07 | Rca Corporation | Floating-diffusion electrometer with adjustable sensitivity |
US4680489A (en) * | 1986-09-25 | 1987-07-14 | Rockwell International Corporation | Controllable piecewise linear gain circuit |
US4875100A (en) * | 1986-10-23 | 1989-10-17 | Sony Corporation | Electronic shutter for a CCD image sensor |
US4912560A (en) * | 1988-01-29 | 1990-03-27 | Kabushiki Kaisha Toshiba | Solid state image sensing device |
JPH0795829B2 (ja) * | 1988-07-26 | 1995-10-11 | 株式会社東芝 | 固体撮像装置 |
JP2727584B2 (ja) * | 1988-09-20 | 1998-03-11 | ソニー株式会社 | 固体撮像装置 |
JPH02146876A (ja) * | 1988-11-29 | 1990-06-06 | Toshiba Corp | 光センサの駆動方法 |
JPH02155378A (ja) * | 1988-12-07 | 1990-06-14 | Nec Corp | 固体撮像素子の駆動方法 |
JPH02262344A (ja) * | 1989-03-31 | 1990-10-25 | Sony Corp | 出力回路 |
-
1990
- 1990-09-27 JP JP02258515A patent/JP3097121B2/ja not_active Expired - Fee Related
-
1991
- 1991-09-02 KR KR1019910015228A patent/KR0185396B1/ko not_active IP Right Cessation
-
1994
- 1994-04-21 US US08/232,421 patent/US5471246A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR0185396B1 (ko) | 1999-03-20 |
KR920007205A (ko) | 1992-04-28 |
JP3097121B2 (ja) | 2000-10-10 |
US5471246A (en) | 1995-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10598546B2 (en) | Detecting high intensity light in photo sensor | |
JPH04135397A (ja) | 電荷/電圧変換効率の測定方法 | |
US6797933B1 (en) | On-chip design-for-testing structure for CMOS APS (active pixel sensor) image sensor | |
JP3522953B2 (ja) | 固体撮像装置 | |
JPS63501394A (ja) | Ccdへの電荷入力のための満たしこぼし | |
JPS5976463A (ja) | 固体イメ−ジセンサ | |
JPH04373136A (ja) | 電荷結合装置 | |
JP2853310B2 (ja) | 固体撮像素子のスミア量測定方法 | |
US7075340B2 (en) | Solid-state imaging device | |
JP2569528B2 (ja) | 固体撮像装置 | |
Sequin et al. | Charge-coupled image-sensing devices using three levels of polysilicon | |
US6191440B1 (en) | Charge transfer device with improved charge detection sensitivity | |
JP3173806B2 (ja) | 電荷検出回路の駆動方法 | |
JPH0883901A (ja) | Ccdの電荷検出装置 | |
JPS5965470A (ja) | 電荷結合素子の出力構造 | |
JPS60149270A (ja) | 固体撮像装置の駆動方法 | |
JPS634681A (ja) | 半導体装置 | |
JP2996318B2 (ja) | 電荷結合素子 | |
JPH09121305A (ja) | 赤外線固体撮像素子の駆動方法及びその装置 | |
JPH02230747A (ja) | 電荷結合装置とその駆動方法 | |
JPS62128173A (ja) | 固体撮像装置 | |
JPH02116170A (ja) | 固体撮像装置 | |
JPS60137165A (ja) | 固体撮像装置 | |
JPH0490688A (ja) | 電子スチルカメラ | |
JP2000150856A (ja) | 固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |