JPH04134699A - 読出し専用メモリ - Google Patents
読出し専用メモリInfo
- Publication number
- JPH04134699A JPH04134699A JP2254573A JP25457390A JPH04134699A JP H04134699 A JPH04134699 A JP H04134699A JP 2254573 A JP2254573 A JP 2254573A JP 25457390 A JP25457390 A JP 25457390A JP H04134699 A JPH04134699 A JP H04134699A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- area
- mask
- read
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 239000002356 single layer Substances 0.000 claims abstract description 9
- 230000007547 defect Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000002950 deficient Effects 0.000 abstract description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 abstract description 4
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 abstract description 4
- 101150065817 ROM2 gene Proteins 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 3
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は高集積度の記憶回路として用いられる読出し専
用メモリの構成に関する。
用メモリの構成に関する。
［従来の技術］
従来から、情報の保持が不揮発性で、情報の読出しを専
用とするＲ Ｏ Ｍ （Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏ
ｒｙ）が周知であり、このＲＯＭの中でもマスクＲＯＭ
といわれるものは、ＩＣ（集積回路）の製造工程で所定
の情報の書込みが行われている。
用とするＲ Ｏ Ｍ （Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏ
ｒｙ）が周知であり、このＲＯＭの中でもマスクＲＯＭ
といわれるものは、ＩＣ（集積回路）の製造工程で所定
の情報の書込みが行われている。
この種のマスクＲＯＭにおいては、近年では記憶情報の
高集積度が進んでおり、例えば８〜１６Ｍバイトのもの
が製作されている。
高集積度が進んでおり、例えば８〜１６Ｍバイトのもの
が製作されている。
［発明が解決しようとする課題コ
しかしながら、上記従来の読出し専用メモリでは、メモ
リの一部に書込み不良が発生することにより歩留りが悪
くなるという問題があった。
リの一部に書込み不良が発生することにより歩留りが悪
くなるという問題があった。
すなわち、ＲＯＭでは全ての情報について完全に書込み
がなされていなければ、製品として出荷することができ
ず、メモリの一部にのみ不良状態が検出された場合でも
、不良品として排除される。
がなされていなければ、製品として出荷することができ
ず、メモリの一部にのみ不良状態が検出された場合でも
、不良品として排除される。
特に、近年では集積度が高くなっている関係から、メモ
リの一部の書込み不良により不良品の発生率か高くなり
、歩留りを低下させ生産効率が悪化するという問題があ
った。
リの一部の書込み不良により不良品の発生率か高くなり
、歩留りを低下させ生産効率が悪化するという問題があ
った。
この問題の対策として、従来では、例えば４Ｍのマスク
ＲＯＭであれば、不良部分の異なる２個のＲＯＭ同士を
組み合わせて、１個の組立て完成品とすることも行われ
ている。
ＲＯＭであれば、不良部分の異なる２個のＲＯＭ同士を
組み合わせて、１個の組立て完成品とすることも行われ
ている。
しかし、この方法では組立てが煩雑となるし、２個の不
良品から１個の良品が製作されるので、歩留りの向上に
も限界がある。
良品から１個の良品が製作されるので、歩留りの向上に
も限界がある。
本発明は上記問題点に鑑みてなされたものであり、その
目的は、書込み不良による製品の歩留りを飛躍的に向上
させることができる読出し専用メモリを提供することに
ある。
目的は、書込み不良による製品の歩留りを飛躍的に向上
させることができる読出し専用メモリを提供することに
ある。
［課題を解決しようとする手段］
上記目的を達成するために、本発明の第１請求項に係る
読出し専用メモリは、マスクＲＯＭの領域の周りに予備
の電気的に書込み可能なＲＯＭ領域を形成し、上記マス
クＲＯＭで発生した不良情報を上記書込み可能なＲＯＭ
領域に書き込んだことを特徴とする。
読出し専用メモリは、マスクＲＯＭの領域の周りに予備
の電気的に書込み可能なＲＯＭ領域を形成し、上記マス
クＲＯＭで発生した不良情報を上記書込み可能なＲＯＭ
領域に書き込んだことを特徴とする。
また、第２請求項の発明は、上記マスクＲＯＭの領域が
長方形領域である場合に、短辺方向の不良情報を長辺方
向の書込み可能なＲＯＭ領域に書き込めるようにしたこ
とを特徴とする。
長方形領域である場合に、短辺方向の不良情報を長辺方
向の書込み可能なＲＯＭ領域に書き込めるようにしたこ
とを特徴とする。
更に、第３請求項の発明は、上記電気的に書込み可能な
ＲＯＭ領域の形成は、単層のポリシリコン膜にて行うよ
うにしたことを特徴とする。
ＲＯＭ領域の形成は、単層のポリシリコン膜にて行うよ
うにしたことを特徴とする。
［作用］
上記の構成によれば、まずマスクＲＯＭについては情報
の書込みが正しく行われているか検査されることになる
が、この検査で書込み不良箇所が見つかった場合には、
その不良部分を行若しくは列単位で電気的に書込み可能
なメモリに記憶させ、不良となった行若しくは列と置き
換える。
の書込みが正しく行われているか検査されることになる
が、この検査で書込み不良箇所が見つかった場合には、
その不良部分を行若しくは列単位で電気的に書込み可能
なメモリに記憶させ、不良となった行若しくは列と置き
換える。
また、製造されるマスクＲＯＭの行と列の長さが異なる
場合には、短辺方向の不良情報を長辺方向の書込み可能
なＲＯＭ領域に書き込むことができ、この場合には予備
のＲＯＭ領域の更なる有効な活用ができる。
場合には、短辺方向の不良情報を長辺方向の書込み可能
なＲＯＭ領域に書き込むことができ、この場合には予備
のＲＯＭ領域の更なる有効な活用ができる。
上記において、電気的な書込み可能なＲＯＭとしては、
ＥＰＲＯＭ、ＥＥＰＲＯＭを用いることができ、これら
のメモリは単層のポリシリコン膜を用いて製造すること
ができ、これによれば、電気的書込み可能なＲＯＭを周
りに形成したＲＯＭの製造が容易となる。
ＥＰＲＯＭ、ＥＥＰＲＯＭを用いることができ、これら
のメモリは単層のポリシリコン膜を用いて製造すること
ができ、これによれば、電気的書込み可能なＲＯＭを周
りに形成したＲＯＭの製造が容易となる。
［実施例］
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図には、第１実施例に係る読出し専用メモリの構成
が示されており、このＲＯＭは例えば１Ｍバイトの記憶
容量をもつものとして製造される。
が示されており、このＲＯＭは例えば１Ｍバイトの記憶
容量をもつものとして製造される。
図において、マスクＲＯＭＩの領域は正方形となり、こ
のマスクＲＯＭ１の周囲に予備の電気的書込みが可能な
ＲＯＭ２が形成されており、実施例ではこのＲＯＭ２と
して４行、４列の領域を設定している。
のマスクＲＯＭ１の周囲に予備の電気的書込みが可能な
ＲＯＭ２が形成されており、実施例ではこのＲＯＭ２と
して４行、４列の領域を設定している。
上記電気的書込み可能なＲＯＭ２としては、物理的手段
で情報の消去ができるＥ Ｐ ＲＯＭ （Ｅｒａｓａ−
ｂｌｅ ＲＯＭ） 、又は電気的手段で消去ができるＥ
Ｅ Ｐ ＲＯＭ （Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒ
ａｓａｂｌｅ ＲＯＭ）を用いることができ、この電気
的書込み可能なＲＯＭ２は、上記ＲＯＭ１と共に単層ポ
リシリコン形式によって形成される。
で情報の消去ができるＥ Ｐ ＲＯＭ （Ｅｒａｓａ−
ｂｌｅ ＲＯＭ） 、又は電気的手段で消去ができるＥ
Ｅ Ｐ ＲＯＭ （Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒ
ａｓａｂｌｅ ＲＯＭ）を用いることができ、この電気
的書込み可能なＲＯＭ２は、上記ＲＯＭ１と共に単層ポ
リシリコン形式によって形成される。
第３図には、上記ＥＥＰＲＯＭであるＲＯＭ２の構成が
示されており、図（ａ）のようにＮチャネルが形成され
たシリコン（Ｓｉ）基板４上には、薄い酸化膜（ＳｉＯ
２）５、窒化膜（Ｓ＋５Ｎ４）６、ポリシリコン（Ｐｏ
１ｙ Ｓ ｉ）膜７が形成されている。
示されており、図（ａ）のようにＮチャネルが形成され
たシリコン（Ｓｉ）基板４上には、薄い酸化膜（ＳｉＯ
２）５、窒化膜（Ｓ＋５Ｎ４）６、ポリシリコン（Ｐｏ
１ｙ Ｓ ｉ）膜７が形成されている。
このようなＲＯＭ２によれば、酸化膜５と窒化膜６の界
面にあるトラップへトンネル効果により電子を出し入れ
することにより、情報を記憶することができ、例えば図
（ｂ）に示されるように、ポリシリコン膜７に＋Ｖの電
圧を与え、シリコン基板４のＰチャネル側をアース側に
接続すると、Ｏのデジタル信号が記憶でき、逆に図（ｅ
）に示されるように、ポリシリコン膜７をアース側に接
続し、シリコン基板４のチャンネル側に＋■の電圧を与
えると、１のデジタル信号が記憶できる。
面にあるトラップへトンネル効果により電子を出し入れ
することにより、情報を記憶することができ、例えば図
（ｂ）に示されるように、ポリシリコン膜７に＋Ｖの電
圧を与え、シリコン基板４のＰチャネル側をアース側に
接続すると、Ｏのデジタル信号が記憶でき、逆に図（ｅ
）に示されるように、ポリシリコン膜７をアース側に接
続し、シリコン基板４のチャンネル側に＋■の電圧を与
えると、１のデジタル信号が記憶できる。
また、第４図には、フローティングゲート型のＥＥＦＲ
ＯＭであるＲＯＭ２の構成が示されており、図のように
、Ｐ＋チャネル、Ｎ＋キャリアインジェクター、Ｐ“ブ
ーストラップが形成されたシリコン基板８上には、ポリ
シリコン膜９を形成しており、この上に酸化膜１０が形
成される。そして、上記ポリシリコン膜９の各部分に書
込み（ＷＲＩＴＥ ）端子、読出しく ＲＥＡＤ）端子
、フローティングゲートが接続されており、これら端子
、コントロールゲートを形成するためにポリシリコンか
用いられることになる。なお、ブートストラップコンデ
ンサはゲート電圧を昇圧させるために設けられ、センス
トランジスタは情報の読出し時にフローティングゲート
内のポテンシャルをセンスするために設けられる。
ＯＭであるＲＯＭ２の構成が示されており、図のように
、Ｐ＋チャネル、Ｎ＋キャリアインジェクター、Ｐ“ブ
ーストラップが形成されたシリコン基板８上には、ポリ
シリコン膜９を形成しており、この上に酸化膜１０が形
成される。そして、上記ポリシリコン膜９の各部分に書
込み（ＷＲＩＴＥ ）端子、読出しく ＲＥＡＤ）端子
、フローティングゲートが接続されており、これら端子
、コントロールゲートを形成するためにポリシリコンか
用いられることになる。なお、ブートストラップコンデ
ンサはゲート電圧を昇圧させるために設けられ、センス
トランジスタは情報の読出し時にフローティングゲート
内のポテンシャルをセンスするために設けられる。
この場合の書込みは、上記ＷＲＩＴＥ端子に”Ｌｏｗレ
ベルの電圧を印加してライトゲートをオンしＲＥＡＤ端
子に”Ｈｉｇｈ”レベルの電圧を印加してり−ドゲート
をオフにすることにより行われる。そして、ＢＵＳに”
Ｌｏｗ レベルの電圧を印加し、ＶＢｃに所定レベル
の電圧を印加すると、キャリアインジェクタによりホッ
トキャリアがフローティングゲートに入る。この場合、
上記Ｖ、。に”Ｌｏｗ レベルの電圧を印加すると、
正孔キャリアが発生し、”Ｈｉｇｈ”の電圧を印加する
と負孔キャリアが発生することになり、これにより所定
の情報を書き込むことができる。
ベルの電圧を印加してライトゲートをオンしＲＥＡＤ端
子に”Ｈｉｇｈ”レベルの電圧を印加してり−ドゲート
をオフにすることにより行われる。そして、ＢＵＳに”
Ｌｏｗ レベルの電圧を印加し、ＶＢｃに所定レベル
の電圧を印加すると、キャリアインジェクタによりホッ
トキャリアがフローティングゲートに入る。この場合、
上記Ｖ、。に”Ｌｏｗ レベルの電圧を印加すると、
正孔キャリアが発生し、”Ｈｉｇｈ”の電圧を印加する
と負孔キャリアが発生することになり、これにより所定
の情報を書き込むことができる。
上記の電気的書込み可能なＲＯＭ２は、単層のポリシリ
コンにより形成され、これによりＲＯＭ２をマスクＲＯ
ＭＩの周囲に形成する工程が簡略化される。すなわち、
従来のＥＰＲＯＭやＥＥＰＲＯＭでは、例えばセル面を
小さくするためにコントロールゲートを第２のポリシリ
コンで形成し、２層のポリシリコンとする場合があるが
、製造効率を考慮し、本発明では単層のポリシリコンを
用いてＲＯＭ２を形成するようにし、マスクＲＯＭ１と
書込み可能なＲＯＭ２を組み合わせたＲＯＭの製造を容
易する。
コンにより形成され、これによりＲＯＭ２をマスクＲＯ
ＭＩの周囲に形成する工程が簡略化される。すなわち、
従来のＥＰＲＯＭやＥＥＰＲＯＭでは、例えばセル面を
小さくするためにコントロールゲートを第２のポリシリ
コンで形成し、２層のポリシリコンとする場合があるが
、製造効率を考慮し、本発明では単層のポリシリコンを
用いてＲＯＭ２を形成するようにし、マスクＲＯＭ１と
書込み可能なＲＯＭ２を組み合わせたＲＯＭの製造を容
易する。
上記のような第１実施例によれば、マスクＲＯＭ１で情
報の書込み不良部分が発生すると、例えば１行若しくは
１列単位でアドレス変換等をしながら、４行、４列の電
気的書込み可能なＲＯＭ２へ書き込まれることになり、
これにより不良部分のないＲＯＭを製造することができ
、歩留りを著しく改善することが可能となる。この場合
、行方向の書込み不良情報をアドレス変換してＲＯＭ２
の列方向へ書き込むようにしてもよく、またその逆も可
能である。
報の書込み不良部分が発生すると、例えば１行若しくは
１列単位でアドレス変換等をしながら、４行、４列の電
気的書込み可能なＲＯＭ２へ書き込まれることになり、
これにより不良部分のないＲＯＭを製造することができ
、歩留りを著しく改善することが可能となる。この場合
、行方向の書込み不良情報をアドレス変換してＲＯＭ２
の列方向へ書き込むようにしてもよく、またその逆も可
能である。
第２図には、本発明の第２実施例が示されており、第２
実施例ではＲＯＭＩ内が区画で分割されている場合の例
である。
実施例ではＲＯＭＩ内が区画で分割されている場合の例
である。
図示されるように、区画１ａ、ｌｂ、ｌｃ、１ｄに４分
割されており、この区画１ａ、ｌｂ、１ｃ、ｌｄ毎に予
備の電気的書込み可能なＲＯＭ２ａ、２ｂ （１行１列
）を設ける。そして、マスクＲＯＭ１ａ、ｌｂ、ｌｃ、
ｌｄで、ビット単位又は１行若しくは１列の不良部分が
発生した場合には、これに対応して不良部分の情報を区
画毎に設けられたＲＯＭ２ａ、２ｂに１行若しくは１列
毎に書き込まれることになる。従って、第２実施例の場
合も、不良部分のないＲＯＭを製造でき、歩留りが著し
く改善されることになる。
割されており、この区画１ａ、ｌｂ、１ｃ、ｌｄ毎に予
備の電気的書込み可能なＲＯＭ２ａ、２ｂ （１行１列
）を設ける。そして、マスクＲＯＭ１ａ、ｌｂ、ｌｃ、
ｌｄで、ビット単位又は１行若しくは１列の不良部分が
発生した場合には、これに対応して不良部分の情報を区
画毎に設けられたＲＯＭ２ａ、２ｂに１行若しくは１列
毎に書き込まれることになる。従って、第２実施例の場
合も、不良部分のないＲＯＭを製造でき、歩留りが著し
く改善されることになる。
また、第２実施例において、行、列間で情報の書込みの
変更ができるようになっている。すなわち、短辺となる
１行に書込み不良が発生した場合には、その１行の情報
組込み体系を長辺である１列の情報組込み体系に合わせ
、アドレスの交換を行って列に書き込むことができる。
変更ができるようになっている。すなわち、短辺となる
１行に書込み不良が発生した場合には、その１行の情報
組込み体系を長辺である１列の情報組込み体系に合わせ
、アドレスの交換を行って列に書き込むことができる。
これにより、予備の書込み可能なＲＯＭを無駄なく有効
に利用することが可能となる。
に利用することが可能となる。
［発明の効果］
以上説明したように、第１請求項の発明によれば、マス
クＲＯＭの領域の周りに電気的に書込み可能なＲＯＭ領
域を形成し、上記マスクＲＯＭで発生した不良情報を上
記書込み可能なＲＯＭ領域に書き込むようにしたので、
マスクＲＯＭの製造における歩留りを飛躍的に向上させ
ることができる。
クＲＯＭの領域の周りに電気的に書込み可能なＲＯＭ領
域を形成し、上記マスクＲＯＭで発生した不良情報を上
記書込み可能なＲＯＭ領域に書き込むようにしたので、
マスクＲＯＭの製造における歩留りを飛躍的に向上させ
ることができる。
また、第２請求項の発明によれば、マスクＲＯＭの領域
が長方形領域である場合に、短辺方向の不良情報を書込
み可能なＲＯＭ領域の長辺方向に書き込めるようにした
ので、電気的書込み可能なＲＯＭを無駄なく有効に使う
ことが可能となる。
が長方形領域である場合に、短辺方向の不良情報を書込
み可能なＲＯＭ領域の長辺方向に書き込めるようにした
ので、電気的書込み可能なＲＯＭを無駄なく有効に使う
ことが可能となる。
更に、第３請求項の発明によれば、上記電気的に書込み
可能なＲＯＭ領域の形成は、単層のポリシリコン膜にて
行うようにしたので、マスクＲＯＭと書込み可能なＲＯ
Ｍを組み合わせたＲＯＭの製造か容易となる利点かある
。
可能なＲＯＭ領域の形成は、単層のポリシリコン膜にて
行うようにしたので、マスクＲＯＭと書込み可能なＲＯ
Ｍを組み合わせたＲＯＭの製造か容易となる利点かある
。
第１図は本発明の第１実施例に係る読出し専用メモリの
概略構成を示す図、第２図は第２実施例の概略構成を示
す図、第３図は実施例における電気的書込み可能なＲＯ
Ｍの一つの構成例を示す図、第４図は電気的書込み可能
なＲＯＭの他の構成例（フローティングゲート型）を示
す図である。 １、ｌａ、ｌｂ、ｌｃ、 １ｄ・ｑスクＲＯＭ。 ２．２ａ、２ｂ・・・電気的書込み可能なＲＯＭ、４．
８・・・シリコン基板、５．１０・・・酸化膜、７．９
・・・ポリシリコン。 特許出願人 新日本無線株式会社
概略構成を示す図、第２図は第２実施例の概略構成を示
す図、第３図は実施例における電気的書込み可能なＲＯ
Ｍの一つの構成例を示す図、第４図は電気的書込み可能
なＲＯＭの他の構成例（フローティングゲート型）を示
す図である。 １、ｌａ、ｌｂ、ｌｃ、 １ｄ・ｑスクＲＯＭ。 ２．２ａ、２ｂ・・・電気的書込み可能なＲＯＭ、４．
８・・・シリコン基板、５．１０・・・酸化膜、７．９
・・・ポリシリコン。 特許出願人 新日本無線株式会社
Claims (3)
- （１）マスクＲＯＭの領域の周りに予備の電気的に書込
み可能なＲＯＭ領域を形成し、上記マスクＲＯＭで発生
した不良情報を上記書込み可能なＲＯＭ領域に書き込ん
だ読出し専用メモリ。 - （２）上記マスクＲＯＭの領域が長方形領域である場合
に、短辺方向の不良情報を長辺方向の書込み可能なＲＯ
Ｍ領域に書き込めるようにしたことを特徴とする上記請
求項（１）記載の読出し専用メモリ。 - （３）上記電気的に書込み可能なＲＯＭ領域の形成は、
単層のポリシリコン膜にて行うようにしたことを特徴と
する上記請求項（１）又は（２）記載の読出し専用メモ
リ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254573A JPH04134699A (ja) | 1990-09-25 | 1990-09-25 | 読出し専用メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254573A JPH04134699A (ja) | 1990-09-25 | 1990-09-25 | 読出し専用メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04134699A true JPH04134699A (ja) | 1992-05-08 |
Family
ID=17266924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2254573A Pending JPH04134699A (ja) | 1990-09-25 | 1990-09-25 | 読出し専用メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04134699A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761139A (en) * | 1995-12-08 | 1998-06-02 | Kabushiki Kaisha Toshiba | Semiconductor memory having redundancy memory cells |
-
1990
- 1990-09-25 JP JP2254573A patent/JPH04134699A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761139A (en) * | 1995-12-08 | 1998-06-02 | Kabushiki Kaisha Toshiba | Semiconductor memory having redundancy memory cells |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335880B2 (en) | Nonvolatile semiconductor memory | |
| US7428161B2 (en) | Semiconductor memory device with MOS transistors each having floating gate and control gate | |
| KR950010725B1 (ko) | 불휘발성 반도체기억장치 | |
| CN103489486B (zh) | 存储器装置以及冗余方法 | |
| JPS60246099A (ja) | 半導体フローテイングゲートメモリセル | |
| US7245530B2 (en) | Semiconductor memory device with MOS transistors, each including floating gate and control gate, and memory card including the same | |
| JP2007523502A (ja) | 縦型ｅｅｐｒｏｍｎｒｏｍメモリデバイス | |
| JPS58115691A (ja) | 単一トランジスタを有した電気的に消去可能なプログラマブルリ−ドオンリメモリセル | |
| KR20050002876A (ko) | 메모리 워드라인 하드 마스크 확장 | |
| JPH0685276A (ja) | スタンダードな行デコーダを使用した新規なコンタクトレスフラッシュｅｐｒｏｍセル | |
| US5107313A (en) | Floating gate type semiconductor memory device | |
| JP2021150387A (ja) | 半導体記憶装置 | |
| JP2003085989A (ja) | 半導体記憶装置 | |
| JPH04134699A (ja) | 読出し専用メモリ | |
| US5859455A (en) | Non-volatile semiconductor memory cell with control gate and floating gate and select gate located above the channel | |
| US5280187A (en) | Electrically programmable and erasable semiconductor memory and method of operating same | |
| JPH0653517A (ja) | 不揮発性メモリ及びその書き込み方法 | |
| JP3540881B2 (ja) | 不揮発性半導体記憶装置の書き込み方法 | |
| JP3857458B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2904997B2 (ja) | 半導体記憶装置及びその製造方法と制御方法 | |
| JP2002208287A (ja) | 不揮発性半導体記憶装置 | |
| JP2002222879A (ja) | 不揮発性メモリアレイ | |
| US5227652A (en) | Electrically programmable and erasable semiconductor memory and method of operating same | |
| JP2809546B2 (ja) | 不揮発性メモリ及びその読み出し方法 | |
| JPH06188393A (ja) | 半導体記憶装置 |